위상고정루프 PLL 실험 결과 보고서(3)
- 최초 등록일
- 2019.07.29
- 최종 저작일
- 2017.03
- 4페이지/ 한컴오피스
- 가격 1,000원
소개글
"위상고정루프 PLL 실험 결과 보고서(3)"에 대한 내용입니다.
목차
1. 실험 목적
2. 사용기기 및 부품
3. 실험 방법
4. 실험 사진
5. 실험 결과
1) ① 실험과정 5.6 및 5.12의 결과를 기록하시오.
2) ② 실험과정 5.8에서 입력 주파수가 감소될 때, 위상차가 멀어지는가? 가까워지는가? 또한 입력주파수가 감소될 때, 복조출력 전압에 어떠한 결과가 나타나는가?
3) ③ 실험과정 5.9, 5.10 및 5.11의 결과를 기록하시오.
4) ④ 입력 주파수 대 복조전압의 관계를 그리시오.
6. 검토 및 고찰
본문내용
● 실험 방법
1. [그림 5-10] 회로를 확인한다. [그림 5-11] 모듈에서 BJ5 단자를 전원공급기 양의 단자에, BJ6 단자를 전원공급기 접지 단자에, BJ7 단자를 전원공급기 음의 단자에 각각 연결한 후 6V의 전원을 공급한다.
2. [그림 5-11] 모듈에서 스위치 SW1을 개방하고, 디지털 멀티미터 양의 단자를 TP3, 음의 단자를 TP4에 대고, 흐르는 전류 값이 0.3mA, 즉 가변저항 R1이 20kΩ이 되도록 조정한다.
3. [그림 5-11] 모듈에서 스위치 SW1을 단락한다.
4. [그림 5-11] 모듈에서 PLL의 내부 VCO의 주파수를 오실로스코프를 이용하여 측정한다. 이 주파수가 10kHz가 되도록 가변저항을 조절한다.
5. 함수발생기로 입력 주파수가 10kHz이고, 전압이 2Vpp인 구형파를 회로에 인가한다. 이때, [그림 5-11] 모듈의 BJ1 단자를 함수발생기 양의 단자에. BJ2 단자를 함수발생기의 접지 단자에 각각 연결한다.
참고 자료
없음