"베릴로그 verilog"의 검색결과 입니다.

통합검색(307)
리포트(302)
자기소개서(4)
시험자료(1)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 전전설2 verilog 자판기 베릴로그 ALU booth multiplier

EasyAI “베릴로그 verilog” 관련 자료

+베릴로그(verilog) HDL 시계..등록일 2022.04.15 | 총 8,476자 | 17페이지 | 3,000원
+[디지털회로실험] [쿼터스 / 베릴로..등록일 2014.10.21 | 총 452자 | 4페이지 | 1,000원

외 34건 중 선별하여 새로운 문서 초안을 작성해 드립니다

"베릴로그 verilog" 검색결과 1-20 / 307건

판매자 표지는 다운로드시 포함되지 않습니다.

베릴로그(verilog) HDL 시계 프로젝트

testbench4. 결론 및 고찰1. 프로젝트 목적Verilog를 이용하여 Alarm clock, Stopwatch 기능이 탑재되어 있는 디지털 시계를 설계한다.2. 설계 및 분석2-1

리포트 | 17페이지 | 3,000원 | 등록일 2022.04.15 | 수정일 2024.04.08

다운로드 장바구니
verilog 4 floor elevator hdl code<베릴로그 4층 엘리베이터 코드구현>

"verilog 4 floor elevator hdl code"에 대한 내용입니다.

리포트 | 11페이지 | 20,000원 | 등록일 2021.12.08 | 수정일 2024.06.10

다운로드 장바구니
자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일

리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

다운로드 장바구니
16bit 가산기 / 16bit adder / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

1. 설계방법 설계한 16-bit adder는 add16을 root module로 하고, 4개의 sub-module인 add4로 구성되어 있다. 각 add4 module은 2개의 sub-module인 add2로 구성되어 있고, 각 add2는 2개의 sub-module인..

리포트 | 3페이지 | 2,000원 | 등록일 2020.10.17

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 mips processor, microprocessor

Microprocessor-#6Pipeline Datapath(addi, subi, slti, jal, jr 명령어 추가 및 summation 구현)1. Verilog Code

리포트 | 14페이지 | 1,500원 | 등록일 2011.10.13

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 32bit ALU

sum:subi$sp, $sp, 8; pushsw$ra, 4($sp); return addresssw$a, 0($sp); argument nslt$t0, $a0, 1; (n= 1jalsum; call sum(n-1)lw $a, 0($sp); return from jal..

리포트 | 8페이지 | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
베릴로그 verilog 전자시계, digital watch verilog 실행 file

리포트 | 6,000원 | 등록일 2013.09.09 | 수정일 2025.04.11

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 다중 사이클, 멀티 사이클

있었다.2. Verilog Code ( Register files source ) - capture◎DataPath.v ( Top module )◎memory.v ( Array

리포트 | 10페이지 | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 32x32 레지스터파일

decoder ( write register select line ) * 1┗ wr_reg_sel ( for negedge write )2. Verilog Code

리포트 | 7페이지 | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
Verilog(베릴로그) 이용한 시계 설계

자료상세정보http://piecepuzzler.wordpress.com/2010/11/08/verilog%eb%b2%a0%eb%a6%b4%eb%a1%9c%ea%b7%b8-%ec ... %9d%b4%ec%9a%a9%ed%95%9c-%ec%8b%9c%ea%b3%84-%ec%84%a4%ea%b3%84/베릴로그를 이용하여 설계한 시계 입니다.프로그래밍 자료는 받아도 사용

리포트 | 5,000원 | 등록일 2009.12.26

다운로드 장바구니
베릴로그 자판기설계, Vendingmachine Verilog (코드,타이밍밴치,ppt)

( 돈 )3. Verilog 구현 Vending Machine 자일링스 활용 프로그램 구현입출력 변수선언부 module DYB_vending ( Clk , reset, c ... ; parameter [4:0]juice = 5'b01111;Verilog 구현 always @ (*) //always @( posedge Clk , In[1],In[0] , reset, c ... = next_state ; case (state)Verilog 구현 // 000: 입력없음 , 001:500 원 입력 , 010:1000 원 입력 // 101:500 원 생수

리포트 | 24페이지 | 1,500원 | 등록일 2014.06.13

다운로드 장바구니
verilog, 베릴로그로 짠 circular queue

MicroprocessorHW1 - Circular Queue미디어통신공학 3학년2006011273권 준 희담당 교수 : 송용호 교수님제출일 : 2010년 3월 17일 까지1. source - c_queue.v (제queue1234.v)`timescale 1ns / 1..

리포트 | 10페이지 | 1,000원 | 등록일 2010.06.04

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험12) Verilog HDL을 이용한 기본회로 설계

《 실험12 결과 보고서 》조제출일학과/학년학번이름실험 1) 7-세그먼트 디코더의 설계(1) Verilog HDL 코딩(2) 시뮬레이션실험 2) DE2 보드로의 다운로드 및 동작

리포트 | 4페이지 | 1,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
베릴로그 verilog 프로젝트project 기본 전자시계 digital watch 소스 파일

NET "in_CLK" LOC = P76;NET "out_En" LOC = P154;NET "out_RS" LOC = P156;NET "out_RW" LOC = P155;NET "out_DB[7]" LOC = P143;NET "out_DB[6]" LOC = P144;N..

리포트 | 66페이지 | 6,000원 | 등록일 2013.09.09 | 수정일 2025.04.11

다운로드 장바구니
Mux , Demux 베릴로그 설계 PPT 및 파일포함 (먹스 디먹스 Verilog)

총 3가지 자료가 각 각 베릴로그로 의해 설계 구현된 자료입니다.코드와, 타이밍밴치 모두포함되어있습니다.(주석으로 코드설명되어있습니다)1. 4to1 Mux, module MUX4 ... ;MUX4_1 uut (.a(a), .b(b), .c(c), .d(d), .s1(s1), .s0(s0), 이하생략2. 8to 1 Mux,3.1to4 Demux verilog source

리포트 | 1,000원 | 등록일 2014.06.12 | 수정일 2014.06.23

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] Half Adder / Full Adder

《 결과 보고서 》조제출일학과/학년학번이름실험1? 코드? 시뮬레이션 결과? Pin 입력? DE2 보드 사진스위치 00 입력스위치 01 입력스위치 10 입력스위치 11 입력실험2? 코드▷ Full Adder 단일 코드▷ 앞에서 짰던 Half Adder 코드를 이용한 코드..

리포트 | 3페이지 | 2,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험18) 타이머(Timer) 설계

실험 (1) 1. Enable 신호를 추가하여 register 초기화 2. 50MHz or 27MHz를 이용, 1MHz로 분주 3. push switch 사용 위한 sw_min, sw_sec 수정 4. 7-segment (sw_sec) 5. DE2보드 동작시키기(단,..

리포트 | 11페이지 | 2,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험19) 디지털 시계 설계

《 실험19 예비 보고서 》조제출일학과/학년학번이름1) 에서 빠진 코드를 채워라.? 코드2) , , , , 그리고 의 동작을 이해하고, Quartus Ⅱ을 이용하여 시뮬레이션하고, 각 모듈에 대한 심볼을 생성하라.? ? 시뮬레이션? ? ? ? 시뮬레이션- 00모드- 0..

리포트 | 8페이지 | 3,000원 | 등록일 2014.10.21 | 수정일 2016.06.15

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험17) 주파수 카운터 설계

《 실험17 예비 보고서 》조제출일학과/학년학번이름2) , , , , , , 그리고을 설명하고 시뮬레이션 결과를 제시하라.? ? ? ? ? ? ? ? 시뮬레이션3) 에서 코드가 빠진 부분을 채워라.? 《 실험17 결과 보고서 》조제출일학과/학년학번이름실험 (1) 실험에..

리포트 | 10페이지 | 2,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험13) 시프트 레지스터와 카운터의 설계

) 카운터를 리셋 시키기 위한 Verilog HDL 구문을 들고 설명하라.? 코드? 시뮬레이션5《 실험13 결과 보고서 》조제출일학과/학년학번이름실험 (1)? 이론 (1

리포트 | 9페이지 | 2,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감