"래치 회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

플립플롭 플립플롭 회로 래치와 플립플롭 광운대학교 d플립 에지트리거 vivado

EasyAI “래치 회로” 관련 자료

+디지털회로실험 래치등록일 2023.10.24 | 총 1,803자 | 4페이지 | 1,500원
+디지털 회로 실험-RS래치와 D래치등록일 2022.09.10 | 총 2,813자 | 11페이지 | 2,000원

외 340건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"래치 회로" 검색결과 1-20 / 697건

판매자 표지

디지털회로실험 래치

디지털 회로 실험 3주차 실험보고서실험 1) JK 플립플롭그림 4-11 NAND 게이트 JK 플립플롭실험 2) D 플립플롭그림 4-12 D 플립플롭 회로실험 3) 전가산기그림 5 ... 회로의 결과표입 력출 력ABCiSCo0*************00110110010101011100111111실험 4) 전감산기 회로의 결과표입 력출 력xyzDB ... 0000000111010110110110010101001100011111-토의실험 1은 NAND 게이트를 이용하여 JK 립플롭 회로를 구성하는 실험으로, JK 플립플롭은 입력단자 J와 K, 클록펄스

리포트 | 4페이지 | 1,500원 | 등록일 2023.10.24

다운로드 장바구니
판매자 표지

디지털 회로 실험-RS래치와 D래치

디지털 회로실험실험9. RS래치와 D래치1. 목적-RS 래치의 원리와 구성 및 동작특성을 익힌다.-D 래치의 원리와 구성 및 동작특성을 익힌다.2. 관계 이론 요약RS NOR ... 래치 : 1비트의 정보를 보관 또는 유지할 수 있는 회로이다. RS NOR 래치는 가장 단순한 순차회로입니다. 여기서 S는 set을 의미하고 R은 reset을 의미합니다. 밑에 있 ... 습니다.그림 1 표 1RS NAND 래치 : RS NAND 래치는 RS NOR 래치와 원리는 같지만 입력이 inverting되어 있는 회로입니다. 그림 2의 회로를 진리표로 정리

리포트 | 11페이지 | 2,000원 | 등록일 2022.09.10

다운로드 장바구니
판매자 표지

디지털 회로 응용 - SR래치

과제 1. SR NOR 래치에 대해 다음과 같은 입력이 인가되었을 때 출력파형을 그리시오.(각 동작이 일어나는 시점에 S, R, H와 같이 동작 표시를 하시오)과제 2. SR ... NOR 래치에 대해 다음과 같은 입력이 인가되었을 때 출력파형을 그리시오.(각 동작이 일어나는 시점에 S, R, H와 같이 동작 표시를 하시오)과제 3. SR NAND 래치에 대해 ... 다음과 같은 입력이 인가되었을 때 출력파형을 그리시오.(각 동작이 일어나는 시점에 S, R, H와 같이 동작 표시를 하시오)과제 4. SR NAND 래치에 대해 다음과 같은 입력이 인가되었을 때 출력파형을 그리시오.

리포트 | 2페이지 | 2,000원 | 등록일 2022.12.05

다운로드 장바구니
고전압 집적회로를 위한 래치업-프리 구조의 HBM 12kV ESD 보호회로 (A 12-kV HBM ESD Power Clamp Circuit with Latchup-Free Design for High-Voltage Integrated Circuits)

고전압 소자에서 스냅백 이후의 유지 전압은 구동전압에 비해 매우 작아서 고전압 MOSFET이 ESD(ElecroStatic Discharge) 파워클램프로 바로 사용될 경우 래치 ... 업 문제를 일으킬 수 있다. 본 연구에서는 스택 바이폴라 소자를 이용하여 래치업 문제가 일어나지 않는 구조를 제안하였다. 제안된 구조에서는 유지 전압이 구동전압 보다 높으므로 래치

논문 | 6페이지 | 무료 | 등록일 2025.06.08 | 수정일 2025.06.10

다운로드
판매자 표지

디지털 회로 응용 - 래치와 플립플롭

과제 5. SR NOR FF에 대해 다음과 같은 입력이 인가되었을 때 출력파형을 그리시오(각 동작이 일어나는 시점에 S, R, H와 같이 동작 표시를 하시오)과제 6. D FF에 대해 다음과 같은 입력이 인가되었을 때 출력파형을 그리시오(각 동작이 일어나는 시점에 1,..

리포트 | 2페이지 | 2,000원 | 등록일 2022.12.05

다운로드 장바구니
파워 클램프용 래치-업 면역 특성을 갖는 SCR 기반 ESD 보호회로 (The SCR-based ESD Protection Circuit with High Latch-up Immunity for Power Clamp)

한국전기전자학회 최용남, 한정우, 남종호, 곽재창, 구용서

논문 | 6페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
래치-업 면역과 높은 감내 특성을 가지는 LIGBT 기반 ESD 보호회로에 대한 연구 (Analysis of the LIGBT-based ESD Protection Circuit with Latch-up Immunity and High Robustness)

본 논문에서는 래치-업 면역 특성과 높은 감내 특성을 갖는 LIGBT 기반 ESD 보호회로를 제안하였다. 전력 스위칭 소자로 주로 사용되는 LIGBT를 ESD 보호회로로 사용하기 ... + 플로팅 확산영역을 삽입함으로써, 약 2배의 홀딩 전압 증가를 확인하였다. 따라서 제안된 ESD 보호회로는 높은 홀딩 전압 특성에 의해 높은 래치-업 면역 특성과 감내 특성을 갖 ... 위해 게이트와 이미터 단자를 캐소드 단으로 하고, 콜렉터 단자를 애노드 단으로 연결하여 사용하였다. 또한, 높은 래치-업 면역 특성을 가지기 위해 콜렉터의 N웰에 N+ 플로팅

논문 | 4페이지 | 무료 | 등록일 2025.06.08 | 수정일 2025.06.10

다운로드
디지털회로설계 정리-플립플롭, 래치, 카운터, 레지스터

서 시간 delay를 거쳐 출력되는 회로이다.SIPO는 중간에 데이터를 출력하지만 SISO는 중간에 데이터를 출력하지 않고 맨 마지막 플립플롭의 출력만 본다.8bit Parallel ... 레지스터와 마찬가지로 입력 데이터를 그대로 저장하고 있다가CK신호에 따라 플립플롭을 거치면서 시간 delay를 거쳐 출력되는 회로이다.하지만 다수 입력 대 다수 출력이라는 특징

시험자료 | 11페이지 | 3,000원 | 등록일 2021.12.12

다운로드 장바구니
높은 홀딩 전압으로 인한 래치업 면역을 갖는 양방향구조의 ESD 보호회로에 관한 연구 (A Study on ESD Protection Circuit with Bidirectional Structure with Latch-up Immunity due to High Holding Voltage)

한국전기전자학회 정장한, 도경일, 진승후, 고경진, 구용서

논문 | 5페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
아날로그및디지털회로설계실습 래치와플립플롭

아날로그 및 디지털회로 설계실습예비 REPORT9. 4-bit Adder 회로 설계분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 순차식 논리회로의 기본 소자인 래치와 플립 ... 플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.1. 서론순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건 ... 므로 넣어서는 안 되는 입력이다.3. 결론순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.참고 자료를 올려주신 조교

리포트 | 3페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
아날로그 및 디지털회로설계실습 8 래치와 플립플롭 과제

리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
판매자 표지

A+ 아날로그및디지털회로설계 실습 예보_래치와 플립플롭

리포트 | 2페이지 | 1,000원 | 등록일 2022.03.27

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_결과보고서

1.요약이번 실습에서는 논리 gate(nand, inverter)를 사용해 래치와 플립플롭의 회로를 설계하였다. 입 력의 변화에 민감한 래치의 특성과 클록과 함께 들어온 입력 ... 에 영향을 미치게 된다. 입력의 변화에 민감한 래치는 주로 메모리 회로의 데이터 저장에 사용되고 클록의 변화에 영향을 받는 플립플롭의 경우 cpu에 사용한다. 이렇듯 래치와 플립플롭 ... 결과1. RS래치의 구현 및 동작 확인실험에서 구성한 RS래치의 회로도는 다음과 같다.게이트에 전원을 인가하고 입력이 모두 0(0V)인 상태에서의 출력은 다음과 같다.모든 입력을 1

리포트 | 6페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서8 래치와 플립플롭

아날로그 및 디지털 회로 설계 실습-실습 8 래치와 플립플롭-8-4 설계실습 내용 및 분석PSPICE를 활용한 RS래치 구현 및 동작PSPICE를 사용하여 그림 9-1의 회로 ... 를 구현 및 동작시키고, 결과값이 아래 실청의 결과값 과 같은지 비교한다.회로를 위와 같이 구성하여 RS래치 회로를 구현하였고, 입력으로 다음과 같은 파형을 입력하였다.자세히 설명하자 ... 를 활용한 SR래치 구현 및 동작그림 8-1의 회로를 TTL 7400을 사용하여 구성하고, 만들어진 래치에 입력값을 넣어서 관찰될 수 있는 상태도를 그리고 예비보고서의 결과와 비교

리포트 | 11페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
아날로그 및 디지털회로설계실습 8 래치와 플립플롭 예비 리포트

의 진리표를 작성하고 상태도로 나타냈다.서론: 순차식 논리회로의 기본소자인 래치에 대해 알아보고 그 중 RS latch의 진리표와 상태도를 학습했다.실험결과:RS 래치의 특성 분석 ... 설계실습 8. 래치와 플립플롭요약: 이번 보고서를 통해 RS latch에 대해 학습했다. Latch의 진리표를 기반으로 Q와 Q의 보수의 이전상태의 영향을 받는 RS latch ... RS 래치의 진리표를 나타내고, 아래 그림 RS 래치의 이론적인 상태도를 그린다.Latch의 진리표는SRQ00HOLDHOLD0101101011X(금지된 입력)X(금지된 입력)Q

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_예비보고서

8-1. 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다. 8-2. 준비물 및 유의사항부품NAND gate 74

리포트 | 2페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
기초전자회로실험 - D래치및 D플립플롭 예비레포트

다.다음가능성이 높다. 만약, 데이터 관리에 이런 불상사가 발생하면, 큰 경제적 손실이 발생할 수 있기 때문에 대부분 S-R래치를 그대로 사용하지 않는다. 대신, 이 회로를 개선 ... 하는 기능이다. J-K 래치 회로도에서 CLK(=E)가 0이면 CLK 바로 앞의 게이트 결과가 무조건 1이 되 기 때문에 J, K의 입력값은 무의미하다. 반면, CLK(=E)가 1이 ... 2주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : 15. D 래치 및 D 플립-플롭17. J-K 플립-플롭2. 실험 목적 :15-(1) 래치로 SPDT 스위치의 되튐

리포트 | 14페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
아날로그및디지털회로설계실습 예비보고서8 래치와플리플롭

아날로그 및 디지털 회로설계 실습예비보고서(설계실습 8. 래치와 플립플롭)8-1. 실습목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보 ... 고 동작조건을 확인한다.8-3. 설계실습 계획서8-3-1 RS 래치의 특성 분석(A) RS 래치의 진리표를 나타내고, 아래 그림 RS 래치의 이론적인 상태도를 그린다.SRQ00HoldHold010110101100RS – Latch 진리표RS-Latch 상태도

리포트 | 3페이지 | 1,000원 | 등록일 2020.10.17

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 (결과)설계실습 8. 래치와 플립플롭 A+

8-4. 설계실습 내용 및 분석 (결과 report작성 내용)8-4-1 PSPICE를 활용한 RS 래치 구현 및 동작(A) PSPICE를 사용하여 그림 8-2의 회로를 구현 및 ... 이 유지되는 것을 알 수 있다.8-5. RS 플립플롭의 구현 및 동작(A) 그림 8-2의 회로를 TTL 7400과 7404를 사용하여 구성한다. //실험과정에서 아래와 같이 8-3 ... 의 회로를 구성하지만, RS Latch작동과 Latch이전의 회로부분의 작동을 각각 확인하였을 때는 오류 없이 잘 작동하였지만, 실제 두 회로를 합쳐 RS플립 플롭을 구동하였을 때

리포트 | 4페이지 | 1,000원 | 등록일 2024.12.23

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 (예비)설계실습 8. 래치와 플립플롭 A+

리포트 | 2페이지 | 1,000원 | 등록일 2024.12.23

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기