"논리회로 실험 프로젝트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

텀프로젝트 라인트레이서 verilog 게임 velilog 도어락 디지털논리설계 논리회로

EasyAI “논리회로 실험 프로젝트” 관련 자료

+논리회로실험 마지막 프로젝트 라인트레..등록일 2021.10.01 | 총 4,685자 | 8페이지 | 2,500원
+논리회로실험) 7 segment 프로..등록일 2021.10.01 | 총 3,816자 | 6페이지 | 1,500원

외 146건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 실험 프로젝트" 검색결과 1-20 / 440건

논리회로실험 마지막 프로젝트 라인트레이서.

논리회로설계실험 프로젝트 #3라인 트레이서 설계1. 설계 배경 및 목표스텝 모터, 라인 트레이서, 적외선 센서 등에 모터를 사용하는 차에 대해 조사해본다. 그것을 토대로 적외선 ... 은 선을 따라 목적위치까지 이동한다.2) 주파수 분주기- 클록 분주기라고도 불리는 주파수 분주기는 주파수를 입력 값으로 받아서 주파수를 출력으로 내보내는 회로이다. 입력 값과 출력 값 ... 방향이 고정되느냐(유니폴라), 방향이 바뀌느냐(바이폴라)에 따라 구동방식을 분류한다. 본 프로젝트에서는 유니폴라 스텝모터를 사용하였으며 다음 그림과 같이 구조가 이루어져있다.

리포트 | 8페이지 | 2,500원 | 등록일 2021.10.01

다운로드 장바구니
논리회로실험) 7 segment 프로젝트 1 예비

논리회로설계 실험 예비보고서 #4실험 4. 디코더 & 엔코더1. 실험 목표디코더와 엔코더에 대해 알아보고 진리표를 설계해본 후, 3 X 8 디코더의 동작적 표현을 if문을 사용 ... 를 최대 2^n개의 서로 다른 정보로 바꾸어 주는 조합논리회로이고, 복호기라고 부른다.- n개의 입력선과 최대 2^n개의 출력 선을 가지며, 입력 값에 따라 선택된 하나의 출력선 ... 을 사용하여 자료흐름 표현으로 수행해 본다.2. 예비 이론(1) 디코더- 데이터를 어떤 부호화된 형으로부터 다른 형으로 바꾸기 위한 회로와 장치를 가리킨다.- n비트의 2진 코드

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
논리회로실험 프로젝트 2, stop watch 설계

논리회로설계실험 프로젝트 #2Stop watch 설계1. 설계 목표BCD, 7 segment, 카운터, Debouncing 등에 대해 조사해보고, 지금까지 학습해왔던 논리회로 ... 그림과 같다.4) Counter- Counter란 반복해서 일어나는 현상의 수를 셈하는 장치로 클록 펄스에 따라 수를 세는 계수능력을 갖는 논리회로이다. Counter는 2개 이상 ... 하기 좋다는 것이다. 하지만 BCD의 단점은 컴퓨터가 기본적인 연산을 위한 회로가 좀 더 복잡해진다는 것과 데이터들을 저장할 공간이 더 필요하다는 것이다. 이러한 점들을 보완하기

리포트 | 14페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
디지털 논리 회로 설계 실험 최종프로젝트 레포트 A+ 타이밍게임(회로도있음)

디지털 논리 회로 설계-타이밍게임_20180619000 교수님000 조교님금요일 2,3교시B000000 000-목차-(1) 설계 아이디어(2) 설계 방법(3) 전체 회로도(4 ... 7 에 불이 들어왔을 때 (출력값 0) DOWN으로 입력된다.SR래치 회로도&진리표>-LED에 맞게 불이 들어오도록 NOT게이트와 4인풋 AND게이트를 이용해 74190의 아웃풋

리포트 | 11페이지 | 2,000원 | 등록일 2021.07.09

다운로드 장바구니
논리회로실험 첫번째 프로젝트 BCD to 7segment 가산기 결과

논리회로설계실험 프로젝트 #1BCD to 7 segment 가산기1. 설계 목표BCD, BCD 덧셈, 7 segment에 대해 조사해보고, BCD to 7segment adder ... 회로가 좀 더 복잡해진다는 것과 데이터들을 저장할 공간이 더 필요하다는 것이다.한자리 수의 BCD표10진수BCD842 ... 역할을 하는 점 행렬에 비해 단순하기 때문에 전자 회로의 내부적인 수치를 보여 주는 데 자주 사용된다.- 7 segment 표시 장치의 각 획은 맨 위쪽 가로 획부터 시계 방향

리포트 | 10페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
두더지 잡기 verilog with BGM ( A+ 프로젝트 결과물, 논리회로실험, 디지털시스템실험 )

디지털 시스템 실험 ( 논리 설계 실험 ) 최종 프로젝트 과제입니다.두더지 잡기 게임이며, 게임 시작과 동시에 음악도 재생됩니다.A+ 받았으며 퀄리티 보장합니다.

리포트 | 1페이지 | 10,000원 | 등록일 2020.11.14 | 수정일 2020.11.19

다운로드 장바구니
전자공학과 논리회로실험 A+ 프로젝트 보고서 (VHDL코드포함)

1. 설계 목표 및 요구사항1) 설계 요구사항. -FPGA Kit에서 7 segment 모듈과 Keypad 모듈을 이용하여 Digital Lock을 설계한다. -Digital Lock은 6자리 비밀번호를 설정하는 기능, 설정된 비밀 번호가 입력되면 잠금 해제되는 기능,..

리포트 | 17페이지 | 3,000원 | 등록일 2020.12.17

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)

디지털논리회로실험 프로젝트 보고서 – 가위바위보 게임(3단계)1. Block Diagram모듈들을 모두 연결한 Project 파일의 schematic일단 모듈들의 enable ... 의 제어 하에, state에 따라 특정한 동작을 수행하게 된다.이 회로 안에서 다루어야 할 데이터는 가위(S), 바위(R), 보(P), 안 눌림(no_press), 다른 키 눌림 ... 후, 그에 맞는 회로를 그려 모듈을 완성하였다. Karnaugh map의 결과는 아래와 같았다. (밑줄 표시된 신호가 invert된 신호)Result(2) = XOR(Key(2

리포트 | 26페이지 | 3,000원 | 등록일 2022.09.18

다운로드 장바구니
논리회로실험 프로젝트 예비

하였다. 단, 해당 코드는 이해를 돕기 위해 간략히 나타 내었고, 실제 프로젝트 진행 시에는 VHDL 문법에 맞게 수정해야 한다.

리포트 | 8페이지 | 1,000원 | 등록일 2018.09.26

다운로드 장바구니
판매자 표지

논리회로실험 팀 프로젝트

]의 카르노맵[3입력 7-세그먼트]의 논리 회로도5-2 실험순서① 실험을 하기에 앞서 3입력 7-세그먼트의 진리표를 작성하여 본다. 진리표를 보고 논리식을 작성 해보고 카르노 맵을 활용 ... 작성 및 간소화20144772 정유선 - 7세그먼트 회로도 작성 및 구현(sub)4. 실험 목적NAND 게이트를 이용하여 클록형 J-K 플립플롭을 구성하여 보고, J-K 플립플롭 3 ... 까지 숫자가 나오는지 확인하고 동기식 카운터와 7-세그먼트를 잘 이해하고 활용 할 수 있는지에 목적이 있다.5. 논리회로5-1[동기식 카운터]의 논리 회로도[3입력 7-세그먼트

리포트 | 9페이지 | 1,000원 | 등록일 2018.03.02

다운로드 장바구니
논리회로실험 프로젝트 도어락

텀 프로젝트 최종 보고서논리회로실험1. 도어락의 개요도어락은 번호를 입력받아서 그 번호가 일치할 경우 문이 열리고 일정 횟수 이상을 틀릴 경우 알람이 작동한다.2. 입력, 출력

리포트 | 14페이지 | 1,000원 | 등록일 2018.11.18

다운로드 장바구니
실험(1)디지털 논리회로 프로젝트 Door-Lock 설계

2018년 1학기 실험(1): 디지털 논리회로12018년Final Project1목차1. Door-Lock Project 설계 지시사항32. 설계 준비413. 설계 아이디어64 ... . 설계 방법85. 전체 회로도96. 전체 설계 평가131. 실험(1) 프로젝트 : Door-Lock 설계지시사항(1) 총 3개의 7-Segment LED가 사용된다. 자신 학번 ... -Segment로 넘어가는 방법으로 7490 10진 Counter를 사용하였다. 회로도를 보면 Confirm Button을 가운데 7490 10진 Counter의 CLKA에 연결

리포트 | 14페이지 | 10,000원 | 등록일 2020.01.03 | 수정일 2020.10.07

다운로드 장바구니
논리회로설계실험_라인트레이서_프로젝트_결과보고서

논리회로설계 실험 설계프로젝트라인트레이서1. 실험 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계를 수행 ... 하였다. 순차회로에서 수행한 내용들이 linetracer를 구현하는데 많이 사용되었으며 분주기 설정, finite state machine 설계 등이 있었다. 또한 VHDL로 작성된 코드 ... 를 RoV-Lab3000을 사용하여 직접 하드웨어로 구현해 보며 사용법과 주의 사항에 대하여 완벽히 숙지하였다. 그러나 이번 실험에서는 bit 파일이 아닌 mcs 파일을 PROM 설계

리포트 | 9페이지 | 6,000원 | 등록일 2018.01.10

다운로드 장바구니
논리회로설계실험 프로젝트 라인트레이서

논리회로설계 프로젝트 설계 보고서1. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.line tracer 가 적외선 센서 ... 게 입력하면 스테핑 모터의 회전속도를 빠르게 할 수 있다.■ 스테핑모터의 특징1. 간단한 개회로(open loop)에서의 고정밀의 위치 제어가 가능하다.2. 기동, 정지의 특성과 응답 ... 할 수 있다.이번 실험에서는 ROM중에서도 프로그래밍이 가능한 PROM을 이용해 프로그래밍 한다.■ PROM(Programmable Read-Only Memory)입력 신호들이 인가

리포트 | 13페이지 | 2,000원 | 등록일 2015.04.17

다운로드 장바구니
디지털논리회로실험 텀프로젝트

똥피하기 게임을 KIT에 구현- 디지털논리회로실험 프로젝트 최종 보고서 ?0. 목차- 서론- 본론- 결론- 참고문헌- 프로젝트 후기1.서론설계 구성 요소 : 목표 및 기준 설정 ... - 개발 동기(목적), 차별성이 프로젝트를 설계하게된 것은 Dot Matrix를 통하여 위에서 내려오는 신호를 맨 아래에 있는 점을 통해 좌우로 조작을 하면서 사용자에게 흥미를 주 ... 할 수 있다.2.본론설계 구성 요소 : 합성, 분석, 제작- 세부 사항 (1) 전체 블록 diagram전체적으로 CLK을 통하여 회로를 제어해주는데 분주기를 통하여 각각의 부분

리포트 | 8페이지 | 2,000원 | 등록일 2013.02.11

다운로드 장바구니
아주대 논리회로실험 설계 프로젝트 결과보고서

로 5개의 7-segment의 전원을 효과적으로 제어할 수 있다.[Overview] : 모든 부분을 한 번에 정리한 회로? 실험 준비물 & DataSheetQuartus Ⅱ 64 ... power control Part]로 총 5개로 표현하였다. 이론적으로 설계를 한 이 회로에 문제가 있는지는 컴파일을 통해서 확인을 할 수 있었다. 우선 실험에 있어서 어려움이 있 ... [설계 Project. Up/Down Counter 설계]? 실험 목적- FPGA를 이용하여 Up ? Down Counter를 설계한다.? 작동 원리 설명1. 기능 설명- 보드

리포트 | 8페이지 | 2,000원 | 등록일 2016.06.16

다운로드 장바구니
논리회로설계실험 프로젝트 8Bit 계산기

논리회로설계 설계 보고서 #11. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.8bit 덧셈기를 구현하고 결과를 7 s ... egment로 출력하는 회로를 설계하는 것이 이번 설계의 목표이다.설계된 회로로 수행할 덧셈은 다음과 같다.1) 93 + 772) 27 + 643) 51 + 984) 43 + 325 ... 로 나타내기 위해서는 나눗셈을 시행하는 복잡한 회로가 요구되기 때문에, BCD코드는 10진 출력을 요하는 회로나, 마이크로프로세서에 주로 사용된다.10진법0123456789BCD0

리포트 | 11페이지 | 2,000원 | 등록일 2015.04.17

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호

는 Appendix에만 기재, vhd 파일은 제출하지 않음)① Shifting function-. Shifting function은 이미 프로젝트 이전 논리회로실험에서 구현해 본 바 ... 에 대한 문제 해결 과정은 coding에 대한 정확한 이해도 같이 동반되었다. 더불어 신호의 저장, shifting, 7 segment 등 기존 논리회로실험에서 실험한 내용들을 직접 ... FGPA를 이용한 VHDL 구현 프로젝트 - 비밀번호#1. 설계 목표-. FPGA Kit에 있는 7 segment 모듈과 Keypad 모듈을 활용하여 디지털 잠금 장치를 설계

리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
논리회로설계실험 프로젝트 7 segment 스탑워치

논리회로설계 설계 보고서 #21. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.7segment에 표시되는 스탑워치를 설계 ... 어야 하는 단점이 있다.십진수를 이진수로 나타내기 위해서는 나눗셈을 시행하는 복잡한 회로가 요구되기 때문에, BCD코드는 10진 출력을 요하는 회로나, 마이크로프로세서에 주로 사용 ... 는 규칙이기 때문에, 이 규칙에 맞는 조건을 이용하여 회로를 설계해야한다.BCD 코드의 특성상 비트 4자리가 0~9 만을 나타낼 수 있기 때문에 입력 시에는 10 이상의 수를 4

리포트 | 15페이지 | 3,000원 | 등록일 2015.04.17 | 수정일 2016.03.26

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA로 Stop Watch 만들기

와 K가 모두 1인 때를 제외하고는R-S F/F의 동작과 똑같다.3) 래치 (D Latch): 디지털 논리회로에 있어서 Latch는 하나 이상의 비트를 저장하기 위한 디지털 논리회로 ... 1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤 ... )를 이용하여 확장보드로써 브레드보드에 연결하여 실험을 진행한다.3) JP2 핀의 구성4) 플랫케이블에서 양쪽띠 핀 중 1번 핀을 찾는 방법: 케이블 끝 쪽에 삼각형 표시가 있

리포트 | 15페이지 | 5,000원 | 등록일 2015.03.12

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기