"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설2 atmega128 디지털 계산기 and 회로 bjt 증폭기 전자회로 111 detector de2보드 fpga

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 1,921-1,940 / 15,375건

Magnetic Field Created by Conducting Wire 결과 보고서

.naver.com/entry.nhn?docId=1155858&ref=y" 회로 안의 미소부분 Δs에 의해서 P점에 생기는 Hyperlink "http://terms.naver.com ... ://terms.naver.com/entry.nhn?docId=1155858&ref=y" 회로 안의 각 미소부분에 의한 Hyperlink "http://terms.naver.com/entry ... /entry.nhn?docId=1137335&ref=y" 자기장 ΔH는 P와 Δs를 포함하는 면에 수직이고, 그 방향은 Hyperlink "http://terms.naver.com

리포트 | 4페이지 | 1,500원 | 등록일 2020.10.04

다운로드 장바구니
디집적, 디지털집적회로설계 실습과제 11주차 인하대

로 구성되어 있다. 트랜지스터 레벨 회로를 살펴보면, 과제의 조건대로 mobility의 비율 를 만족하도록 transistor의 size를 구했을 때 에서 을 만족한다() 따라서 ... 었다.그림3은 위에서 추출한 XOR gate의 코드에 시뮬레이션 옵션을 추가해준 것이다.Input signal은 이전 실습에서 AND, NAND gate등을 시뮬레이션 할 때 사용 ... 했던 signal을 그대로 사용했다.M1000 부터 M1011까지 총 12개의 트랜지스터가 정상적으로 사용되었고 inverter에선 width 비율이 2:1을 만족하고 XOR 회로

리포트 | 10페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
슬롯 결합 마이크로스트립라인-도파관 천이기의 등가 회로 모델링 (Equivalent Network Modeling of Slot-Coupled Microstripline to Waveguide Transition)

슬롯 결합 마이크로스트립라인-도파관 천이기에 대해 간략하지만 정확한 등가 회로 모델을 추출하기 위한 해석 방법을 제안한다. 이 등가회로는 이상적 변압기, 마이크로스트립 개방 ... 스터브, 그리고 슬롯 중심에서 도파관 쪽과 급전선 쪽 반평면으로 바라보는 각각의 어드미턴스들로 구성된다. 관련된 회로 변수 값들은 가역 정리 (Reciprocity theorem ... ), 푸리에 변환과 푸리에 급수(Fourier transform and series), 복소 전력 개념(Complex power concept), 파스발 정리(Parceval's

논문 | 6페이지 | 무료 | 등록일 2025.07.07 | 수정일 2025.07.10

다운로드
기초전기실험 예비보고서 AC 5, AC 6, AC 7, AC 8

.* 교류회로에서 커패시터의 전류 전압 위상관계- 전압이 전류보다 90° 늦는다 (4분의 1주기 느림)Part 1.V _{C} ,`V _{R} ,`and`I` versus ... AC. Ch 5 : Frequency Response of the Series R-L Network* 실험 목적- R-L 직렬회로의 임피던스에 미치는 주파수의 영향에 대해 관찰 ... 한다.- 주파수 값에 따른 전류와 전압의 변화를 그래프에 나타낸다.- 주파수에 따른 임피던스의 위상각을 계산하고 그래프에 나타낸다.* 실험 이론* 임피던스- 교류회로에서 전류가 흐르

리포트 | 9페이지 | 1,500원 | 등록일 2020.09.23

다운로드 장바구니
신경회로망을 이용한 증기표의 함수근사 (Function approximation of steam table using the neural networks)

사용할 수 없기 때문에, 효과적으로 모델링하여야 한다. 이러한 관점에서 함수근사 특성을 가진 신경회로망을 하나의 대안으로 검토하였다. 신경회로망은 포화증기 영역과 과열증기 영역 ... 가 대부분 ±0.005%, 압력이나 비체적의 백분율오차도 대부분 ±0.025% 범위 내로 수렴시킬 수 있었다. 이 성공적인 결과로부터 증기표를 함수근사하는데 있어서 신경회로망이 아주 ... , pressure, dryness, volume, enthalpy and entropy are required in numerical analysis on evaluating the

논문 | 8페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
고조파 제어 회로를 이용한 X-대역 전력 증폭기의 효율 개선에 관한 연구 (A Study on Efficiency Improvement of X-Band Power Amplifier Using Harmonic Control Circuit)

본 논문에서는 간단하면서도 효과적인 능동적인 로드 풀(active load-pull) 방법을 제시하고, 고조파의 임피던스 성분을 제어하는 회로를 사용하여, X-대역 전력 증폭기 ... 의 효율을 개선시킬 수 있는 방법에 관하여 연구하였다. 제안된 능동적인 로드 풀 시스템은 크게 방향성 결합기와 위상 변위기, 단락 회로, 그리고 전력 증폭기로 구성되어 있으며, 전통 ... 전력과 53.3 %의 드레인 효율을 얻었다. 고조파 제어 회로는 실험에 사용된 초고주파 부품의 주파수 대역폭의 한계로 인해, 2차와 3차 항 성분까지만 고려하여 설계하였으며, c

논문 | 8페이지 | 무료 | 등록일 2025.07.16 | 수정일 2025.07.20

다운로드
T-Gate에 의한 전류모드 CMOS 3치 가산기 및 승산기의 구현 (Implementation of Current-Mode CMOS Ternary Adder and Multiplier using T-Gate)

본 논문에서는 T-Gate에 의한 전류모드 CMOS 3치 가산기 및 승산기를 구현하였다. 먼저 효과적인 집적회로 설계 이용성을 갖는 전류모드 CMOS를 사용하여 3치 T-게이트 ... 를 구현하였다. 구현된 3치 T-게이트를 조합하여 유한체 GF(3)의 2변수 3치 가산표와 승산표를 실현하는 회로를 구현하였다. 또한, HSpice 시뮬레이션을 통하여 이 회로 ... urrent-mode CMOS ternary adder and multiplier are implemented by T-Gate. First, we implement the ternary

논문 | 8페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
판매자 표지

현대자동차 모빌리티 기술인력 생산직 최종합격 자기소개서

전자과를 전공하면서, 자동차 산업에서 요구되는 기술적 역량을 체계적으로 쌓아왔습니다. 전기전자과에서는 전기 회로 설계, 전자기기 수리 및 점검 등 다양한 실습을 통해 실제 현장 ... 에서 발생할 수 있는 문제들을 직접 경험할 수 있었습니다. 특히, 자동차의 전기적 부품과 시스템에 대해 깊이 공부하기 위해 교내에서 진행한 ‘자동차 전기 회로 설계’ 프로젝트에 참여 ... 하며, 시스템의 효율성과 안정성을 고려한 회로 설계 능력을 기를 수 있었습니다. 이 프로젝트를 통해 기계와 전기 부품 간의 상호작용을 이해하고, 문제가 발생했을 때 이를 신속하게 해결

자기소개서 | 4페이지 | 8,900원 | 등록일 2025.01.08

다운로드 장바구니
판매자 표지

한국서부발전 전기 직무 최종합격 자기소개서

2024 한국서부발전 최종합격 자기소개서 Ⅰ. 기존 방식이나 현상에 대해 문제의식을 갖고 전략적으로 해결한 경험을 다음의 세부항목에 따라 작성해 주십시오. [Situation ... 을 7-SEGMENT에 실제 온도 값으로 표현하는 텀프로젝트를 수행하였습니다. 2명이 한 조를 이루어서 PCB 기판 위에 온도 센서 등 회로를 납땜, 설계하고 어셈블리어로 코딩 ... 었습니다. 학부 프로젝트 수업이었지만 단순히 온도를 표시해 주는 기기는 현실에서 상용화될 수 없는 제품이 될 것으로 생각했기 때문입니다. [Action & Result] 어떤 방식

자기소개서 | 3페이지 | 12,800원 | 등록일 2024.08.23 | 수정일 2024.12.05

다운로드 장바구니
기초전기실험 결과보고서 AC8 Series Sinusoidal Circuits

``and` theta _{1}3.140.1ms8.880us32.531.968R``and` theta _{2}2.30.1ms0.142us6057.42(d) Calculation :I ... -47.26 DEGTABLE. 8.3V _{R(p-p)}D _{1}D _{2}theta (meas.)theta (calc.)R``and` theta _{1}2.530.1ms-13 ... .728us-49.45-47.26R``and` theta _{2}3.40.1ms-8.805us-30-31.7(d) Calculation :I _{p-p} = {V _{R _{p-p

리포트 | 5페이지 | 1,000원 | 등록일 2020.10.05

다운로드 장바구니
전자회로실험 제11판 예비보고서 실험3(직렬 및 병렬 다이오드 구조)

2021년 2학기전자회로실험 예비보고서제목: 실험-3 직렬 및 병렬 다이오드 구조제출일: 2021년 9월 12일담당 교수담당 조교조명조원대표연락처1. 실험 개요A. 실험 목적1 ... ) 직렬 또는 병렬 다이오드 구조의 회로를 해석하고, 다양한 다이오드 회로의 회로 전압을 계산하고 측정한다.2) p-spice를 이용하여 다이오드를 포함하는 회로의 바이어스 점 ... 스 / 역방향 바이어스다이오드와 직류 입력으로 구성된 회로의 해석은 다이오드가 ON인지 OFF인지 부터 확인하고 해석을 해야 한다. 실리콘(Si) 다이오드가 ON이 되려면 다이오드

리포트 | 12페이지 | 2,500원 | 등록일 2022.03.19

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 카운터설계(counter) 예비

아날로그 및 디지털회로 설계 실습13주차 예비: 카운터 설계전자전기공학부20160000 하대동고릴라1. 4진 비동기 카운터이론부의 그림 14-2의 비동기식 4진 카운터에 1MHz ... (MHz), 0.25(MHz)이다.2. 8진 비동기 카운터 설계8진 비동기 카운터의 회로도를 그린다. 단, CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때 ... 비동기 카운터와 리셋 회로를 이용하여 10진 비동기 카운터의 회로도를 그린다. 2의 경우와 마찬가지로 버튼 입력에 따라 카운트가 증가하도록 설계한다10 _{(10)} =1010

리포트 | 5페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니
전회실험6 결보

the importance of our technologies in affecting the quality of life throughout the world, and in ... accepting a personal obligation to our profession, its members and the communities we serve, do hereby c ... ommit ourselves to the highest ethical and professional conduct and agree:1. to accept responsibility

리포트 | 7페이지 | 2,000원 | 등록일 2020.09.26

다운로드 장바구니
판매자 표지

[지방대.합격] 삼성전자인턴 메모리사업부 회로설계 최종합격 자기소개서

라고 생각합니다. 늘 삼성전자 엔지니어를 꿈꾸며 살아왔습니다. 세계 No.1 스펙의 메모리를 설계하며 최고의 회로 개발자로 성장하고 싶었기 때문입니다. 4차 산업혁명의 도래로 메모리 ... 사업부의 역할이 더욱 막중해지고 있습니다. 삼성과 함께 기술 초격차로 더 살기 좋은 세상을 앞당기는데 동참하고 싶습니다.[실력파 엔지니어가 되겠습니다.]인류에 공헌하는 `회로설계 ... 공정에 알맞게 검증하며 실력을 쌓아왔습니다. 입사 후 탄탄한 전공 지식을 기반으로 저의 모든 잠재력을 끌어내겠습니다. 퇴근 후에도 회로 EDA tool과 회로 지식을 꾸준히 공부

자기소개서 | 3페이지 | 5,000원 | 등록일 2023.05.05

다운로드 장바구니
特許檢索에 의한 廢電氣·電子器機再活用技術動向 (Trend on the Recycling Technologies for Waste Electric and Electronic Equipment by the Patent Analysis)

별로 분류하여 분석하였다. 특허출원국 및 출원인 국적 분석에서 일본이 가장 많은 특허를 출원하였으며, 물리적 전처리 기술에 관한 특허출원이 가장 많았다. 대상물질 중 인쇄회로기판 ... 에 대한 출원이 가장 많았으며 이는 인쇄회로기판이 유가금속 함유량이 높아 부가가치가 높기 때문이다. The patents were searched to investigate the ... trend and the direction of technologies about the recycling of WEEE (waste electric and electronic

논문 | 12페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드
판매자 표지

디지털 회로 실험-시프트 레지스터

디지털 회로실험실험11. 시프트 레지스터1. 목적-시프트 레지스터의 구성 방식을 이해한다.-시프트 레지스터의 동작 원리와 특성을 익힌다.2. 관계 이론 요약74164 8비트 ... SIPO- 8개의 D-FF을 연결한 레지스터- A, B가 AND 되어 첫째 D-FF에 공급됨- CK이 High일 시 앞 FF의 내용이 뒤 FF으로 전달- /MR : Low시 Reset ... 입력- /MR(/CLEAR) : Low시 Reset, High시 정상동작3. 실험순서실험순서1. 74164 8비트 시프트 레지스터 회로를 구성하고 다음 실험을 하시오.- 9번

리포트 | 9페이지 | 2,000원 | 등록일 2022.09.10

다운로드 장바구니
판매자 표지

전도도 측정 실험

1. 실험 목적AC 혹은 DC bridge회로 및 전도도 측정 장치를 이용하여 전해질 용액의 전도도를 측정하고 농도에 따라 전도도가 어떻게 변화하는가를 공부하며, 희석 전도도 ... 는 Ostwald 희석법칙으로 표현된다.rmHA ~~~~~~rel exarrow {} {} ~ ~~~H^+ ~ + ~A^-&평형에서~ 몰수~~~~~n(1-alpha)~~~~~~~~~n ... 의 평형상수는 해리도에 비례한다.K_a ~= ~ {C_{H^+}~ C_{A^-}} over C_{HA} &= ~{(n alpha /V)^2} over { n(1- alpha)/V

리포트 | 5페이지 | 1,500원 | 등록일 2023.03.10

다운로드 장바구니
2020 DSSC 실험 예비보고서 A+

된 전자는 TCO를 향한 확산과 함께 TiO2나노입자사이에 옮겨진다. 그후 전자는 회로를 통해 반대극에 도달한다.산화된 광감응기는 I- 이온 redox mediator으로부터 전자 ... circuit voltage라고도 불린다. 이는 어떠한 회로로부터 연결되지 않았을 때의 기기의 두 종단간의 전기적인 포텐셜 차이 즉, 전위차이다. 이때에는 어떤 외부적인 부하도없 ... 고, 종단간의 외부적인 전류도 없다.ISC,Short circuit이란 전류가 매우 낮거나 없는 전기저항을 가지고 의도되지 않은 경로를 따라가는 것이 가능한 전기적인 회로이다. 이때

리포트 | 5페이지 | 2,000원 | 등록일 2021.01.02

다운로드 장바구니
(A+/예상결과/고찰) 아주대 기초전기실험 결과보고서 AC 5

전자공학부Frequency Response of the Series R-L Network1) 실험 과정 및 결과Part1.V _{L},V _{R}, and I versus ... .64V} over {98.6 OMEGA } =6.49mA(d) CalculateI _{p-p} =V _{R(p-p)} /R _{measured} and complete Table ... and record in Table 5.3. Determine their sum and enter into Table 5.3. Are the magnitudes such

리포트 | 9페이지 | 1,000원 | 등록일 2021.10.23

다운로드 장바구니
디집적, 디지털집적회로설계 실습과제 4주차 인하대

이 아닌 2:2로 되어있다. 우선 CMOS 회로에서 load capacitor가 충전되고 방전되는 시간이 같아야 하므로 NMOS와 PMOS의 저항이 동일해야 한다. 이를 식으로 표현 ... 다. 12번(n-well)은 기판이 p-sub이기 때문에 PMOS를 만들기 위해 n형 well(우물)을 만들어 놓은 것이다.AND GATE(Layout 과정)AND GATE의 경우 ... Layout한 NAND GATE의 output을 그림4의 inverter input에 입력해주면 된다.Layout 결과 및 분석그림 5는 최종적으로 완료된 AND GATE

리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니

이전10개 92 93 94 95 969798 99 100 101 다음10개

파워링크

신청하기