"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설2 atmega128 디지털 계산기 and 회로 bjt 증폭기 전자회로 111 detector de2보드 fpga

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 1,821-1,840 / 15,375건

전기공학과 면접질문 30문항 &우수답변 (+ 추가 면접 1분 자기소개, + 면접 팁 포함) 전자전기공학 전기전자공학과편입면접

[면접스크립트]#전자전기편입면접,전자전기면접답변,전기공학면접준비,전기공학합격면접,전기공학면접리스트,전자전기면접질문,전자전기우수답변,전자전기공학과면접추천전기공학과면접질문 & 합격 ... 은 무엇에서 가장 중요한 기술은 무엇이라고 생각하나요?전기공학에서 가장 중요한 기술은 바로 전력 시스템과 회로 설계라고 생각합니다. 전력 시스템은 우리의 일상에서 필수적인 에너지를 공급 ... 하는 핵심 요소로, 안정적이고 효율적인 전력 관리가 매우 중요합니다. 또한, 회로 설계는 전자기기의 기능을 구현하는 데 핵심적인 역할을 하며, 설계의 정확성과 효율성을 높이는 것

자기소개서 | 13페이지 | 4,000원 | 등록일 2025.06.26

다운로드 장바구니
결과보고서(7 가산기)

)를 나타낸 회로이다. 반가산기는 이진법으로 표시된 두 개의 수를 더하는 가산기로, 2개의 2진 숫자를 입력받아, 2개의 2진 숫자(Sum 비트와 캐리 비트)를 출력시킨다. A, B ... 를 입력 후 XOR 게이트 통과해 나오는 출력 S는 A, B를 더해서 나오는 합(Sum)이고, AND 게이트를 통과해 나오는 출력 C는 자리올림(Carry)이다.이를 논리식으로 표현 ... _{i} (BR _{i} )BASC _{0}0000000110010100110110010101011100111111회로 (b)는 전가산기를 나타낸 회로이다. 전가산기(full

리포트 | 5페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
판매자 표지

아동영양학 A+) 해커스평생교육원 영유아의 뇌 발달에는 선천적 요인과 후천적(환경적) 요인이 함께 영향을 미치는 것으로 알려져 있다. 영유아의 뇌 발달과 영양과의 관계를 기술하고, 영유아의 뇌 발달을 돕기 위한 방법에 대해 논의하시오.

회로를 발달시킨다. 또한, 영유아와의 상호작용은 감정 지능과 사회적 기술의 발달을 촉진한다. 부모나 돌보는 이와의 긍정적인 상호작용은 뇌 회로를 형성하고 감정 처리 능력을 개발 ... 하는 데 도움을 준다. 시각, 청각, 촉각 등의 자극 역시 뇌의 다양한 영역을 활성화해 시각 및 지각 능력을 향상한다. 환경에서 다양한 자극을 체험함으로써 뇌 회로가 조직되고 발달 ... 성과 같은 부분을 촉진한다. 가족과 같은 1차 집단 이후에 들어가게 되는 학교와 같은 교육 환경에서의 학습은 뇌 회로의 발달을 촉진하며 지적 능력 및 학습 능력을 향상하게 한다. 또한

리포트 | 3페이지 | 1,500원 | 등록일 2025.01.05 | 수정일 2025.01.13

다운로드 장바구니
정류회로 (캡스톤 실험)

는 다이오드 2개를 접속한 것이며 교류의 +,- 어느 반 사이클에 대해서도 정류를 하고, 부하에 직류 전류를 흐르도록 한 회로이다.Ⅲ. 실험장치 및 실험절차 (Apparatus ... 실험제목 : 정류회로Ⅰ. 개요 (Introduction)전기회로 내에서 다이오드의 기초적인 작용을 이해하고, 교류를 여과하고 정류하는 방법을 실험으로 알아본다. 정류회로 내 ... ) 두 종류가 있다. 직류는 높은 전위에서 낮은 전위로 전류가 연속적으로 흐른다. 교류는 시간에 따라 주기와 방향이 끊임없이 바뀌는 전류이다.정류회로는 교류전류를 직류전류로 바꾸

리포트 | 12페이지 | 2,500원 | 등록일 2021.10.27

다운로드 장바구니
[선형시스템] 부경대 22년도 중간고사

)↑______________________|3. 인덕터와 커패시터, 저항으로 이루어진 회로에서 상태변수를 설정하고 상태공간표현식을 도출하라.X’ = Ax+Bu & y = Cx4. G(s) = s

시험자료 | 1페이지 | 3,000원 | 등록일 2024.06.26 | 수정일 2024.10.30

다운로드 장바구니
판매자 표지

기초실험1 AND, OR GATE 3주차 결과보고서-틴커캐드

.3.V, Logic low는 0V로 설정했다. 그 이유는 실험에서 사용한 2 input AND, OR Gate, 3 input AND, OR Gate의 date sheet ... 했다.1. 2 input AND, OR Gate (1) AND Gate1번 입력 값은 함수 발생기를 사용한 것이고, 2번 입력은 3.3V, 입력값은 1을 주었다. 출력값은 아래 사진과 ... 같으며, 입력된 함수와 같은 형태를 나타낸다.오실로스코프 1번에서 나타나는 함수가 AND Gate의 3번, 출력을 나타내고, 오실로스코프 2번에서 나타나는 함수는 AND Gate

리포트 | 10페이지 | 1,000원 | 등록일 2023.03.12 | 수정일 2023.11.29

다운로드 장바구니
NoC에서의 저전력 테스트 구조 (Power-aware Test Framework for NoC(Network-on-Chip))

로 구성된 네트워크 구조에 벤치마크 회로를 직접 연결하여 테스트 전력소모를 평가하였으며, 각 코어의 테스트 패턴을 저전력 소모가 되도록 매핑하여 테스트 전력소모를 감소시켰다. 또한 임베 ... 디드 프로세스 코어를 ATE(Automatic Test Equipment)로 사용하여 테스트 시간을 줄일수 있었다. ISCAS89 벤치마크 회로에 대해서 테스트 시간은 매우 효과 ... -on-Chip, which is based on embedded processor and on-chip network. First, the possibility of using

논문 | 7페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드
판매자 표지

전기공학머신러닝 실험 7. Negative feedback 및 OP Amp 회로 실험 예비보고서

OP Amp 회로 실험실험 개요아주 높은 전압 이득을 가지고 있는 OP Amp의 일반적인 특성을 알아보고, Negative feedback을 이용한 반전(inverting), 비 ... 을 수 있는 증폭기로서, 출력단에서 입력단으로 feedback 되는 외부 feedback 회로에 의해 응답특성이 제어되는 선형 소자이다. OP Amp는 수학적 연산뿐만 아니라 발전 ... 이 그 1/B로 고정된다.-Open loop gain and closed loop gain내부 gain A를 open loop gain이라 하는데, feedback root가 끊어졌

리포트 | 21페이지 | 1,000원 | 등록일 2025.02.09

다운로드 장바구니
2025 현대자동차 R&D기술인력 자소서

현대자동차 2025년모빌리티기술인력 R&D기술인력 자소서 현대자동차 2025년모빌리티기술인력 R&D기술인력 자기소개서 현대자동차 2025년모빌리티기술인력 R&D기술인력 자소서 ... 현대자동차 2025년모빌리티기술인력 R&D기술인력 자기소개서 현대자동차 2025년모빌리티기술인력 R&D기술인력 자소서 현대자동차 2025년모빌리티기술인력 R&D기술인력 자기소개서 ... 현대자동차 2025년모빌리티기술인력 R&D기술인력 자소서 현대자동차 2025년모빌리티기술인력 R&D기술인력 자기소개서 현대자동차 2025년모빌리티기술인력 R&D기술인력 자소서 현대

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.06.26

다운로드 장바구니
판매자 표지

2025년 한국원자력환경공단(KORAD) 설비계통(전기) 직무 합격 자기소개서

과 실습 중심의 교육과정에 몰입하며 성실하게 준비해왔습니다. 전공 수업에서 배운 전기회로, 전력전자, 전기기기 등의 이론을 바탕으로 전력 계통의 안정성과 유지보수의 중요성을 인식 ... 한 캡스톤디자인 프로젝트(‘비상전원 자동전환 장치 설계’)에서 기존의 설계 방식으로는 반복되는 회로 오류와 지연 시간 문제로 인해 성능 목표를 달성할 수 없는 상황에 직면 ... 했습니다. 기존 회로의 로직은 단순하지만, 절체 시간 0.5초 이하를 구현하기엔 한계가 있었습니다. 저는 이 문제를 해결하기 위해 기존의 회로 패턴을 과감히 버리고, 릴레이 기반 회로 대신

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.07.28

다운로드 장바구니
디지털 논리회로 ) OR게이트 , NOT게이트 조사

디지털 논리회로OR게이트 , NOT게이트 조사제목 : OR게이트 , NOT게이트 조사[실험목적]- 디지털 논리 회로의 논리식 중 OR 게이트와 NOT게이트의 개념에 대해 알아본다 ... 하다. 논리합이라고도 표현하며 단순히 회로에서 스위치 연결하여 결과를 확인했을 때 병렬 연결과 같은 결과를 보인다. 입력값은 둘 이상이 가능하며 모두가 0일 때를 제외하고 결과값은 항상 ... 를 가진다. NOR, NAND 등과 같이 NOT과 함께 조합된 게이트를 나타낼 때도 OR나 AND앞에 원형(Bubble)만 붙여 해당 게이트의 결과와 반대값을 도출하게 된다. 다음

리포트 | 4페이지 | 5,000원 | 등록일 2021.07.19

다운로드 장바구니
판매자 표지

논리회로및실험 레포트

논리회로및실험 예비레포트20000001 임0000000000학부목표: - AND,OR,XOR Gate를 이해하고 안다.Verilog HDL 문법을 이해한다.내용 :AND 게이트두 ... ?docId=1077532&ref=y" 논리곱(logical conjunction)을 구현한 것이다. 게이트의 입력을 A, B, 출력을 C라 하면 의 논리식을 구현한 것이다. 논리 ... 게이트에서 출력 전압이 높은(high) 상태를 1, 즉 참이라고 하고, 낮은(low) 상태를 0, 즉 거짓이라고 할 때, AND 게이트의 출력이 참이 되는 경우는 AND 게이트

리포트 | 6페이지 | 1,000원 | 등록일 2024.07.14 | 수정일 2024.07.20

다운로드 장바구니
구부러진 전송선에서 비아 홀 펜스에 의한 누화 감소 해석 (Analysis of Crosstalk Reduction by Metal Filled Via Hole Fence in Bent Transmission Lines)

다중 전송선들로 회로를 구성할 경우 필요에 의해 중간 부분이 구부러진 형태를 갖기도 하는데, 이때의 누화는 금속으로 채워진 비아 홀 펜스를 전송선 사이에 위치시킴으로써 감소 ... 시킬 수 있다. 이러한 효과를 해석하기 위하여 비아 홀 펜스를 포함한 다중 전송선을 구간별로 나누고, 전송선 구간을 위한 회로 개념 접근법과 비아 홀 구간을 위한 임피던스 모델링을 이용 ... 로 측정 결과와 일치함을 확인하였다. The crosstalk between bent transmission lines and the effects of additional trace

논문 | 7페이지 | 무료 | 등록일 2025.05.23 | 수정일 2025.05.26

다운로드
PCB 전송선에서 비아 펜스의 효과 분석 (Analysis of Via Fence Effects in PCB Transmission Lines)

아날로그 및 디지털 시스템에서 인쇄회로기판에 있는 전송선들의 상호 결합은 장비의 성능을 저하시킬 수 있다. 이 논문에서는 전송선들 사이에 추가로 전송선을 삽입하고 비아 홀을 통해 ... 접지면에 직접 연결시킨 비아 펜스의 영향을 해석하기 위한 방법을 제안하였다. 이 방법은 전송선 부분을 위한 회로 개념과 비아 홀 부분을 위한 임피던스 모델링으로 이루어졌고 각 ... 부분을 ABCD 파라미터로 나타내어 직렬 연결하였다. 마지막으로 이 방법에 의한 시뮬레이션 결과를 측정 결과와 비교하여 방법의 타당성을 입증하였다. In analog and

논문 | 8페이지 | 무료 | 등록일 2025.05.23 | 수정일 2025.05.26

다운로드
논리회로실험 프로젝트 2, stop watch 설계

논리회로설계실험 프로젝트 #2Stop watch 설계1. 설계 목표BCD, 7 segment, 카운터, Debouncing 등에 대해 조사해보고, 지금까지 학습해왔던 논리회로 ... 하기 좋다는 것이다. 하지만 BCD의 단점은 컴퓨터가 기본적인 연산을 위한 회로가 좀 더 복잡해진다는 것과 데이터들을 저장할 공간이 더 필요하다는 것이다. 이러한 점들을 보완하기 ... 어 단순하기 때문에 전자 회로의 내부적인 수치를 보여 주는 데 자주 사용된다.- 7 segment 표시 장치의 각 획은 맨 위쪽 가로 획부터 시계 방향으로, 그리고 마지막 가운데 가로

리포트 | 14페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 2주차

Velillog 2주차And 게이트와 HalfAdder 게이트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID ... ) Schematic & HDL 설계 지원2) Xilinx ISE Design Entry(1) ISE- Text Editor : VHDL, Verilog- Memory Editor ... : Hex, Mif- Schematic Design Entry(2) Third party EDA tools- EDIF, HDL(3) Add flexibility and use

리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
디지털 논리회로 실험 6주차 ALU 예비보고서

) 논리 연산 회로A와 B의 내용을 연산 지시에 의하여 AND, OR, XOR 및 NOT 연산을 수행하도록 한다.3. 실험 준비ALU 74181의 datasheet을 읽고 네 자리 . ... 디지털 논리회로 설계 및 실험예비보고서주제 : ALU소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... , 기억 장치 내에 보관된 자료, 중앙 처리 장치(CPU) 내의 기억 장치인 레지스터에 보관된 자료 등을 산술 논리 연산 장치 (ALU : arithmetic and logic

리포트 | 12페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
정류용 브릿지 다이오드가 없는 고효율 하프 브릿지 AC-DC 컨버터 (A Bridgeless Half-Bridge AC-DC Converter with High-Efficiency)

용 브릿지 다이오드가 없는 역률 개선 회로가 통합된 회로 구조를 지닌다. 제안하는 컨버터는 정류용 브릿지 다이오드를 사용하지 않고 교류 입력 전압으로부터 절연된 직류 출력 전압 ... 을 공급한다. 간단한 회로 구조와 함께 도통 손실을 줄일 수 있다. 또한 스위칭 소자들의 영전압 스위칭을 통하여 스위칭 손실을 줄일 수 있다. 두 개의 직렬 연결된 트랜스포머를 구비 ... 함으로서 프로파일을 낮추고 전력밀도를 높일 수 있다. 250 W (48 V / 5.2 A) 회로 설계 및 실험을 통하여 제안된 컨버터의 성능을 90 Vrms 교류 입력 전압에 대하

논문 | 9페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
통계적 최적화를 위한 확률적 글리치 예측 및 경로 균등화 방법 (Stochastic Glitch Estimation and Path Balancing for Statistical Optimization)

이 논문에서는 공정 변이의 고려를 위한 통계적 시간 분석(statistical timing analysis)에서 전력감소를 고려한 회로의 최적화를 위해 글리치 및 지연시간의 확률 ... 적 모델 및 연산을 이용하여 각 경로 및 경로상의 게이트의 민감도(sensitivity)를 계산하고 이를 이용한 사이징(sizing)을 통해 회로의 지연시간의 증가 없이 글리치 ... 를 감소하는 방법을 제시한다. 제안된 알고리즘은 통계적 시간 분석에 근거한 회로의 전후방 탐색을 이용하여 공정 변수를 고려한 확률적 글리치 발생률을 예측한다. 또한 글리치 발생

논문 | 9페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
예비보고서(7 가산기)

을 AND한 항을 OR하면 얻을 수 있다.C _{out}=AB+(A?B)Cin▲ 그림 5 반가산기로 구현한 전가산기 그림 4(b)는 가산기에 대한 논리회로이다. 전가산기 논리회로 ... , 코드 변환기, 멀티플렉서, 디멀티플렉서 및 패리티 생성기/검사기 등 여러 종류의 고정기능 조합논리회로 중에서 지난 실험에서는 멀티플렉서에 대해서 했으며, 이번 실험에서는 가산기 ... 들의 AND로 표현할 수 있다.C _{out} = ABSum 출력(∑)은 입력 변수 A와 B가 서로 다른 값을 가질 때만 1이 되므로, Sum 출력∑는 입력 변수들의 XOR로 정의

리포트 | 9페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니

이전10개 87 88 89 90 919293 94 95 96 다음10개

파워링크

신청하기