"회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 전기회로설계실습 아날로그 전기회로 LPF와 HPF설계 DMM oscillator 설계 분압기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계실습" 검색결과 1,901-1,920 / 4,962건

[전자회로설계및실습A+] MOSFET Current Source와 Source Follower 설계 결과 레포트 입니다

전자 회로 설계 및 실습9# MOSFET Current Source와Source Follower 설계 결과 레포트1. 목적 : NMOS를 이용하여 전류원을 설계, 구현, 측정 ... , 10μF 2개3. 설계실습 내용 및 분석4.1 설계실습계획서의 3.1.1에서 설계한 IREF를 가변저항으로 맞추어 회로를 구현하라. VSS를 접지하고 VDD만을 연결한 상태 ... 과 또한 정확하게 측정하지 못한 전압 값이 원인인 것 같다.4.4 설계실습계획서의 3.2.1에서 설계한 회로를 구현하고M _{1} ,``M _{2} ,``M _{3} 각각

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
[전자회로설계및실습A+] MOSFET Current Source와 Source Follower 설계 예비 레포트 입니다

전자 회로 설계 및 실습9# MOSFET Current Source와 Source Follower 설계예비 레포트설계실습 9. MOSFET Current Source ... ) 4개, 가변저항 10kΩ 2개, 10Ω 1개, 5kΩ 2개커패시터 : 1μF 2개, 10μF 2개3. 설계실습 계획서3.1.1 과 같은 회로를 이용하여 약10㎃의 전류(I ... 를 약간 변형하여 이를 확인할 수 있는 회로와 방법을 설계하여 제출하라.M1의 drain은 gate에 연결되어 있으므로 saturation영역에서 동작한다. Gate를 통하여 흐르

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
전기회로설계실습예비보고서8-인덕터 및 RL회로의 과도응답(Transient Response)

ceramic disc): 1개3. 설계실습 계획서3.0 Time constant가 10 μs인 RL 직렬회로를 설계하여 제출하라.RL회로에서의 Time Constant는 L/R이므로 ... 1. 목적: 주어진 시정수를 갖는 RL회로를 설계하고 이를 측정하는 방법을 설계한다.2. 준비물∗ 기본 장비 및 선Function generator: 1 대DC Power

리포트 | 5페이지 | 1,000원 | 등록일 2020.03.29

다운로드 장바구니
2019학년도 3학년 1학기 중앙대 전자회로설계실습 1. OP Amp를 이용한 다양한 Amplifier 설계 예비

DMM: 1대Resistor 1 ㏀, 10 ㏀, 100 ㏀, 1 ㏁, 5%: 1개가변저항 20 ㏀, 1/2 W: 4개점퍼선: 다수3. 설계실습 계획서3.1 센서 측정 및 등가회로출력 ... ) 설계한 회로의 이득의 주파수 특성을 PSPICE를 이용하여 simulation하고 그 결과를 제출한다. (힌트 : PSPICE simulation 중 AC Sweep ... 게 나왔다.(C) 설계한 회로의 이득의 주파수 특성을 PSPICE를 이용하여 simulation하고 그 결과를 제출한다.(D) 출력전압이 Non-Inverting Amplifier

리포트 | 8페이지 | 1,000원 | 등록일 2019.09.21

다운로드 장바구니
[전기회로설계및실습A+] 저항, 전압, 전류의 측정방법 설계 예비 레포트 입니다

전기 회로 설계 및 실습1# 저항, 전압, 전류의 측정방법 설계 결과 예비 레포트1. 목적: DMM을 이용한 저항, 전압, 전류의 측정방법을 설계하고 실험적으로 확인한다.2 ... W, 5% 30개탄소저항 : 5kΩ, 1/8W, 5% 2개가변저항 : 20kΩ, 2W 1개점퍼선 : 10cm 5개3. 설계실습 계획서3.1 고정저항 측정3.1-1 DMM을 사용 ... ? (Y or N? 근거를 수식적으로 제시하라). 회로도와 계측기 연결도를 설계하여 제출하라. 주어진 저항(10kΩ, 30개)을 사용할 것.Y 이다. 10KΩ의 오차를 0.5KΩ이

리포트 | 5페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
(결과보고서) 전자회로 설계 및 실습 MOSFET 소자 특성 측정 실험4 (중앙대학교)

전자회로설계실습결과보고서 #4MOSFET 소자 특성 측정조학과학번이름조원담당 교수실험일제출일1. 목적Mos Field-Effect Transistor(MOSFET) 소자의 특성 ... 였으며 그 결과는 어떤가? 수치를 포함하여 요약한다.이번 설계실습에서는 MOSFET 회로를 Bread board에 제작, 구현하여 전압(VG, VD)의 변화에 따른 전류를 측정 ... %)를, gm은 13.333 (mA/V)의 차이(오차율 10.356%)를 보였으며 ro의 경우 iD-vDS특성곡선을 이용하여 구할 수 있었다.- 설계실습계획서에서 설계한 회로와 실제

리포트 | 6페이지 | 3,500원 | 등록일 2020.04.13

다운로드 장바구니
전기회로설계실습결과보고서8-인덕터 및 RL회로의 과도응답(Transient Response)

요약 : 주어진 시정수를 갖는 RL회로를 설계하고 이를 측정하는 방법을 설계한다. 이렇게 설계한 회로의 τ의 이론값은 10µs, τ의 실험값은 8.94µs로 그 오차율은 10.6 ... %이다. 충분한 주기가 주어지지 않은 파형측정에서는 충분한 주기가 주어졌을 때 파형의 약 36.8% 정도까지만 증가하거나 감소하였다. 이번 실험도 설계실습 7과 마찬가지로 실험 ... 목적에 따라 회로의 연결 순서가 많이 달라졌다. 목적성에 맞게 실수하지 않고 정확한 회로를 브레드 보드에 구성하는 것이 중요한 실험이었다.1. 서론 : 우리가 설계해야 하는 회로

리포트 | 4페이지 | 1,000원 | 등록일 2020.03.29

다운로드 장바구니
중앙대 [전기회로 설계 및 실습] 11.공진회로(Resonant Circiut)와 대역여파기 설계 (예비 & 결과)

Ⅰ. 실험 목적 및 동기 ▶ RLC 공진회로를 이용한 Bandpass, Bandstop filter를 설계, 제작, 실험한다.Ⅱ. 설계실습내용 및 분석4.1 실험계획서에서 설계 ... 시키면서 측정하라. 입력은 2V(peak to peak) 정현파를 사용하라. 설계실습계획서에서 결정한 주파수에서 측정하라. 저항과 인덕터의 저항성분을 DMM으로 측정하여 기록하라. 공진

리포트 | 6페이지 | 2,000원 | 등록일 2016.12.21

다운로드 장바구니
[전기회로 설계 및 실습] 07.RC회로의 시정수 측정회로 및 방법 설계 (발표자료, 발표대본)

므로 이렇게 표현됩니다.t=RC인 순간 커패시터전압은 0.632V까지 증가하며 이 시간 즉RC를 회로의 시정수라 정의합니다.3.또한 커패시터전압을 미분하고 C로 나누면 전류가 됨을 알 ... 합니다. 그러므로 용량이 큰 커패시터는 사용하기 전에 커패시터의 두 단자사이에 저항을 연결하여 저장에너지가 저항을 통해 열로 발산되게 해야합니다.5.스위치가 3의 위치에 연결되면, 회로 ... 기도 감소하게 됩니다.따라서 전류와 커패시터 전압은 다음 식과 같이 표현됩니다.t=RC 인 순간 Vc=0.368V 까지 감소하며 마찬가지로 이 시간은 회로의 time c

리포트 | 4페이지 | 2,500원 | 등록일 2016.12.21

다운로드 장바구니
전기회로설계실습예비보고서10-RLC 회로의 과도응답 및 정상상태응답

1. 목적: 저항, 인덕터, 커패시터로 구성된 RLC회로의 과도응답 및 정상상태응답을 이해하고 실험으로 확인한다.2. 준비물∗ 기본 장비 및 선Function generator ... ceramic disc): 2개인덕터(10 mH 5 %): 2개3.5 RLC 직렬회로에서 가변저항을 사용하여 입력이 사각파(0 to 1 V, 1 ㎑, duty cylcle = 0.5)인 ...    값은 작아진다.(4) 가 되면 진동할 듯 말 듯한 임계상황이 된다.(5) 이때의 가변저항의 값을 측정한다.3.6 RLC 직렬회로에서 CH1에 입력전압파형

리포트 | 6페이지 | 1,000원 | 등록일 2020.03.29

다운로드 장바구니
중앙대 전기회로 설계실습 2학년 2학기(성적인증) (결과)설계실습2 (전원,DMM 의 내부저항 측정장치 설계)

요약 : Pushbutton swich를 활용하여 건전지 내부 저항을 측정한 결과 0.01Ω으로 매우 작은 값을 얻을 수 있었다. 2번째 실험에서는 전류조절단자를 최소인 0.001A 로 맞추어 놓은 후 pushbutton switch를 누르면 cc등에 빨간색 불이 들..

리포트 | 5페이지 | 1,000원 | 등록일 2017.06.21

다운로드 장바구니
통신회로 및 실습 - 3GATE 설계

통신회로 및 실습과제 [3] 기본 게이트, 3_입력 게이트, “bufif0”,”notif1”,”notif0”를 이용한 설계정보통신공학과2010160101 윤희진2013.04 ... 큰 회로를 설계할 때, 유용하게 사용될 것 같았다. 과제의 양이 많아 실습시간이 길었지만 결과 값이 잘 나와서 재미있었다. ... 들을 비트처리 연산자를 이용하여 설계하는 것을 하였고, “bufif0”, ”notif1”, ”notif0”을 이용하여 버퍼와 인버터 설계를 해보았다. 실습과정을 통해 논리 연산자는 비트

리포트 | 9페이지 | 3,000원 | 등록일 2014.07.11

다운로드 장바구니
[전자회로설계및실습A+] CMOS Inverter, Tri-state 설계 결과 레포트 입니다

전자 회로 설계 및 실습11# CMOS Inverter, Tri-state 설계결과 레포트목적 : digital 회로 설계에 있어서 가장 기본적인 회로인 inverter에 대해서 ... 었을때 noise margin을 직접 오실로스코프로 확인 할 수 있었다.- 설계사양에 따라 설계실습 계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양을 만족하는가? 그렇지 않 ... inverter에 대해 다루어 본다. 또 tri-state iverter의 동작을 이해하고 직접 설계하여 본다.4. 설계실습내용 및 분석4-1. 그림 11.1(a)에서V _{DD}에 4V

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
[전기회로 설계 및 실습] 01.저항, 전압, 전류의 측정방법 설계 (발표자료 PPT)

..PAGE:1전기회로 설계 및 실습..PAGE:21.실습 목적2. 준비물 소개3. 실습 내용 및 예상 결과저항,전압,전류의 측정방법 설계..PAGE:31.목적저항, 전압, 전류 ... :71.목적가변 저항의 측정3저항, 전압, 전류의 측정방법 설계2. 준비물3. 실습 내용ACB가변저항가변저항내부 회로도연결도..PAGE:81.목적DMM을 이용한 건전지 전압 측정4저항 ... 연결도도입선 연결부기능 스위치..PAGE:111.목적직·병렬 연결된 저항의 전압 및 전류 구하기7저항, 전압, 전류의 측정방법 설계2. 준비물3. 실습 내용기본 회로도전압 측정

리포트 | 12페이지 | 3,300원 | 등록일 2016.12.21

다운로드 장바구니
[전기회로 설계 및 실습] 04. 테브닌(Thevenin) 등가회로 설계 (발표자료, PPT)

..PAGE:1전기회로 설계실습실험4. Thevenin 등가회로 설계..PAGE:21. 목적Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.RL ... 에 걸리는 전압과, 에 흐르는 전류는 얼마인가?..PAGE:93.2) 와 를 이론적으로 구하고 Thevenin 등가회로를 설계하라. 의 전압과 전류는 얼마인가?8.20V4.00V ... + 4.20V -..PAGE:103.2) 와 를 이론적으로 구하고 Thevenin 등가회로를 설계하라. 의 전압과 전류는 얼마인가?ab..PAGE:113.3) Thevenin 등

리포트 | 13페이지 | 3,300원 | 등록일 2016.12.21

다운로드 장바구니
중앙대 전자회로 설계 및 실습 3학년 1학기(성적인증) (예비) 설계실습10-(Cmos inverter, Tri-state 설계)

detectors, transmission gating, functional gating에서 유용하다. 이중 우리는 inverter circuit을 설계한다. 특징은 다음과 같다. 1. 모든

리포트 | 6페이지 | 1,000원 | 등록일 2017.12.16

다운로드 장바구니
[전자회로설계및실습A+] CMOS Inverter, Tri-state 설계 예비 레포트 입니다

전자 회로 설계 및 실습11# CMOS Inverter, Tri-state 설계예비 레포트설계실습 11. CMOS Inverter, Tri-state 설계1. 목적 ... 이나, 개선된 회로는 layout의 면적을 줄일 수 있을 뿐만 아니라 복구된(noise등의 영향이 개선된)신호로 출력이 나오는 이점이 있다.4. 설계실습계획서3.1 이론부의 ‘MC ... : digital 회로 설계에 있어서 가장 기본적인 회로인 Inverter에 대해서 설계하여,그에 대한 동작 특성을 분석한다. Inverter는 MOSFET뿐만 아니라 BJT소자로도구현이 가능

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
[전기회로설계및실습A+] 전원, DMM의 내부저항 측정장치 설계 결과 레포트 입니다

전기 회로 설계 및 실습2# 전원, DMM의 내부저항 측정장치 설계예비 레포트설계실습 2. 전원, DMM의 내부저항 측정장치 설계1. 목적: 건전지의 내부저항을 측정하는 장치 ... Ω, 1/8W, 5%)1개Pushbutton switch(normally off)점퍼선: 10cm 5개3. 설계실습 계획서(이론 1, 2, 3장 참조)3.1 (a) 건전지의 내부 ... 저항이 어느 정도일 것 같은가?0.1Ω~0.5Ω일 것으로 예측된다.(b) 건전지(6V)의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정에 의한 전력소비

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
통신회로 및 실습 - Full Adder 설계

통신회로 및 실습[과제 2] Full Adder 설계정보통신공학과2010160101 윤희진2013.04.021. AND_OUT소스 작성- Verilog Module-Set as ... -> Create Schematic Symbol-Test Bench Waveform-실행결과*전가산기 진리표*실습결과 및 고찰이번 실습은 half_adder두 개로 전가산기를 구현하는 실습이 ... 를 추가하여 전가산기를 꾸며보았다. 실습과정에서 문제점이 있어서 개선하는데 시간이 많이 걸렸지만 결과값이 나오는 것을 확인하니 뿌듯했던 실습이었다.

리포트 | 4페이지 | 3,000원 | 등록일 2014.07.11

다운로드 장바구니
중앙대 전자회로 설계 및 실습 3학년 1학기(성적인증) (예비) 설계실습4-(op amp의 특성측정방법 및 integrator 설계)

3.1.3 5개의 단자(입력단자 2개, 출력단자 1개, Power supply 2개)외의 추가로 2개의 단자를 할당하여 offset voltage의 역할을 상쇄시킬수 있도록 하고 있다. 또 offset-nulling단자에 potentiometer를 사용하여 offse..

리포트 | 6페이지 | 1,000원 | 등록일 2017.12.16

다운로드 장바구니

이전10개 91 92 93 94 959697 98 99 100 다음10개

파워링크

신청하기