"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 1,901-1,920 / 4,684건

실험2결과 CMOS

[실험2] CMOS 회로의 전기적 특성1. 실험 결과실험1) Inverter의 입출력 특성 확인20mV 1V3.5V 5V74HC04의 NOT gate를 사용하여 Inverter ... . Abnormal 영역이 명확하게 보인다.실험2) Schmitt-trigger의 입출력 특성 확인20mV 1.5V2V 5V실험1)의 회로와 정확하게 일치하되, 사용하는 IC가 SN ... 되어 출력으로 나타나는 모습을 보여준다. Abnormal 영역이 전혀 보이지 않는다.실험3-1) CMOS의 DC 특성 확인(Rn 계산)CMOS회로를 구성하는 요소 중, Rn의 값을 구

리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
실험5결과 ENC&DEC

이 장점이다. 아래는 74HC42의 내부 논리 게이트의 모습이다.실험을 통해 원하는 결과를 정확히 얻어낼 수 있었다. 4 bit BCD code를 Decimal로 바꾸는 경우를 눈 ... 을 나타냈다. 실험이 끝날 때 까지 원인을 찾지 못했지만, D0~D3까지는 매우 잘 작동을 하였다. 나머지 D4~D7까지는 정상작동하지 않은 것으로 보아, 3번째 input Z에서 회로 ... [실험5] Encoder & Decoder1. 실험 결과InputD1D2D3D*************1001001110001) 2X4 Decoder(0 0 0 0 0 1) (0

리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
실험1결과 Basic Gates

)}ABXYZ00101010101011111111(0 0) (0 1)(1 0) (1 1)3가지 종류의 칩을 사용해 회로를 만드는 실험이었다. 입력은 A와 B, 출력은 X, Y, Z이 ... 다. 붉은색 발광 다이오드를 사용해 출력값의 on/off 상태를 바로 나타낼 수 있도록 회로를 구성하였다.2. 고찰실험1) 3-input gate 만들기하나의 칩을 bread board ... 말썽을 부려 실험이 두어 번 중단되긴 했지만, 회로는 완벽하게 동작하였다. 실험2의 회로는 입력 A와 B가 여러 번 사용되기 때문에 한 곳으로 묶어 입력값을 변화시킬 때 좀 더 편하

리포트 | 5페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
광운대학교 전기공학과 1학년 실험6

을 이해하고 이를 실제 회로설계에 적용함으로써 논리회로를 다루는 능력을 키운다.◆관련 이론◆☑ 논리게이트의 조합앞의 실험2에서 다루었던 기본적인 논리게이트 요소들을 결합하면 이론 ... 실험 6. 논리조합회로의 설계전기공학과◆개요◆논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 연습을 행한다. 또한 불 필요하게 복잡한 논리함수를 단순화시키는 방법 ... 으로 karnaugh map을 응용하는 방법을 익히고 don't care 조건을 다루는 예를 실습한다.조합논리회로 설계의 실례로 덧셈기의 회로를 구현해 본다. 반가산기와 전가산기의 기본동작

리포트 | 11페이지 | 1,000원 | 등록일 2019.06.30

다운로드 장바구니
A+ 받은 74LS86 XOR 게이트의 입출력 모의실험 예비레포트

기초전자공학실험1 보고서실험3. 기본 논리회로모의실험 및 분석74LS86 XOR 게이트의 입출력 모의실험(논리회로 모의실험) 모든 입력에 대한 XOR 게이트의 출력을 모의실험 ... 을 통해 확인한다.모의실험 결과Z값이 X XOR Y 값으로 나온 것을 확인할 수 있다.부울 대수의 공리 및 정리 확인을 위한 모의실험모의실험 결과F0값과 F1값이 동일하게 나왔고 사양서의 입출력표와 동일한 값을 가지는 것을 확인할 수 있다.

리포트 | 1페이지 | 1,000원 | 등록일 2019.09.06

다운로드 장바구니
실험10 예상 셀프답안

실험10 퀴즈 예상문제D/A converter의 weighted resistor와 ladder type resistor의장단점을설명하시오.Describe the pros and ... Question 6.비례관계이다.아래 비교기 회로의 동작원리와 가변저항의 역할을 설명하시오.Describe the role of adjustable resistance in the

리포트 | 3페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
[결과레포트] Chapter 7. 부울의 법칙 및 드모르간의 정리

의 회로는 등가의 논리를 수행하는 회로인가? 그렇다면 드모르간의 정리를 이용하여 증명해 보라.(a=A(bar), b=B(bar), c=C(bar)라고 하겠다.)그림 7-5의 부 ... 알아보았다. 실험에 들어가기에 앞서 간단한 부울 대수와 드모르간의 정리에 대해 알아보았다.부울 대수란 1또는 0의 값에 대해 논리 동작을 다루는 대수로 숫자를 다루는 일반 대수학 ... 정리이다. 이러한 이론을 바탕으로 이번 실험을 진행하였다.이번 실험에서는 회로에서의 LED의 불의 상태를 확인하였다. 4비트 DIP 스위치, 브레드보드, 게이트, LED 등을 활용

리포트 | 3페이지 | 1,000원 | 등록일 2019.04.09

다운로드 장바구니
기초전자설계및실험 예비보고서 JK Flip-Flop과 클락생성

의 논리 회로는 그림 9.1과 같다.JK flip-flop operationHYPERLINK "https://en.wikipedia.org/wiki/Flip-flop ... 다.실험회로 및 시뮬레이션 결과4.1)JK Flip-Flop설계문제 1 : NAND와 NOR게이트 조합-그림 9.1과 같이 NOR와 NAND 게이트 조합한 동기식 JK Flip ... 를 조합한 동기식 JK Flip-Flop 논리회로를 구성한다. 동기식 JK Flip-Flop의 클락입력에 Leading Edge또는 Trailing Edge에 각각 인가될 때 동기식

리포트 | 5페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
실험22_flip-flop 회로_결과레포트

.404. 실험고찰이론적으로는 RS와 JK, D FF을 알아보았으나, 기본적으로 순서논리회로의 확장 영역이며, RS FF의 경우 JK와 D FF을 구성하는 필수적인 요소이기 때문에 RS ... 실험22. flip-flop 회로실험일 : 2000 년 00 월 00 일제출일 : 2000 년 00 월 00 일학 과학 년분 반조학 번성 명전자전기공학부2▣ 결과보고서1. 실험 ... 이론⑴ RS flip-flopReset과 Set 2입력 단자와Ｑ와bar{Ｑ} 2출력 단자로 구성된 순서 논리 회로를 RS flip-flop (이하 FF)라고 한다.S 단자에 High

리포트 | 4페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
실험9결과 DAC&ADC

or 접속이라고 한다. 단 하나의 풀업저항만 있어도 상관 없으며, 이는 실험 노트에 제시된 회로에서 확인할 수 있다.두 IC의 이러한 장/단점을 잘 살리기 위해 7404는 논리 회로 ... 부터 9까지의 10진 숫자를 Clock signal에 맞추어 2진법으로 바꾼 후 이를 전압 차이로 바꿔주는 Digital to Analog 회로를 구성하였다.실험 2) ADC실험 1 ... 실험) ADCLadder type의 ADC회로이다. 입력단자 시작부와 마지막 저항을 R/2를 연결하고, 각 R 단계마다 OP amp를 연결하여 Digital 신호를 분류해낸다

리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
시립대 전전설2 [4주차 예비] 레포트

다.나. Essential Backgrounds for this Lab반가산기반가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 가산기는 산술 논리 ... 다.회로도는 입력 3개( A, B, C in ), 출력 2개( S, C out) 으로 이루어진다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 실험 ... -Always 구문과 initial 구문 두 가지 모두 행위수준 모델링에서 쓰이는 구문이다. 조합논리회로와 순차논리회로의 설계, 설계된 회로의 시뮬레이션을 위한 테스트 벤치의 작성에 사용

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
3장. 디지털 논리회로의 조합 및 응용 . 결과레포트

3장. 디지털 논리회로의 조합 및 응용1. 실험 목적▶ X-OR gate에 대한 동작원리 이해▶ X-NOR gate에 대한 동작원리 이해▶ X-OR 및 X-NOR gate에 대한 ... LS044. 실험? 회로구성도회로 종류회로 사진Exclusive OR gateNAND gate로 구성한 Exclusive OR gate circuitExclusive NOR ... 기 회로? 실험결과- 3.2.1 Exclusive OR gate circuitinput오실로스코프ABLowLow-200mVLowHigh4.561VHighLow4.561

리포트 | 19페이지 | 2,000원 | 등록일 2013.10.16

다운로드 장바구니
CMOS 연산 증폭기 결과보고서

을 때100Ω 없을 때t50t90t50t901.591ms4.607ms2.649ms4.286ms실험을 진행한 회로에는 부하 커패시터가 존재한다. 이러한 커패시터가 존재할 경우 논리 ... 없을 때t50t90t50t901.5ms4.3ms2.5ms4ms3) 결과분석실험을 진행한 회로에는 부하 커패시터가 존재한다. 이러한 커패시터가 존재할 경우 논리 게이트가 입력 ... 와 낮은 인덕턴스, 낮은 손실의 1muF 커패시터- CD4007 CMOS 어레이 IC 3개4. 실험 방법? DC동작(1) 위와 같은 회로를 구성하고,R _{1}=220k OMEGA

리포트 | 10페이지 | 5,000원 | 등록일 2020.04.02

다운로드 장바구니
[예비레포트] 멀티플렉서를 이용한 조합논리

1 실험제목: 멀티플렉서를 이용한 조합논리2 실험 목적멀티플레서를 이용한, 비교기 및 패리티 발생기 회로의 구성 및 시험N-입력 멀티플렉서 하나를 이용한 ,2N개의 입력을 갖 ... 는 진리표의 회로 구현시험회로에서의 가상적 결함에 대한 고장진단.3 준비물(실험용 기기 및 부품)74151A멀티 플렉서/데이터 선택기7404HEX인버터LED1개저항3301개 1.0K4 ... 개4 관련이론멀티플렉서란?=MUX여러 개의 입력 중 하나를 선택해 출력으로 내보내는 논리 회로이다.어떤 입력을 출력으로 보낼지 결정하는 CONTROL INOUT핀이 따로 존재

리포트 | 4페이지 | 1,000원 | 등록일 2019.07.22

다운로드 장바구니
[예비]실험6. Latch & Flip-Flop

6. Latch & Flip-Flop?실험목적1. 여러 종류의 flip-flop을 구성하고 특성을 알아한다.?실험이론? R-S Latch- 순서논리회로는 조합 논리회로와 플립플롭 ... 을 가지고 구성한 회로이며, 출력 값은 입력 값과 회로 내부 상태에 의해 정해지는 논리회로이다. 따라서 현재 상태와 이전의 상태가 어떠냐에 따라 다음 상태가 정해진다. 순서논리회로 ... 에는 기억 기능을 가진 소자인 래치(Latch)나 플립플롭(Flip-Flop)을 사용한다. 즉, 순서논리회로는 기억장치이다. R-S 래치는 enable입력이 인가될 때 Reset

리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
실험23_계수기 회로_결과레포트

실험23. 계수기 회로실험일 : 2000 년 00 월 0 일제출일 : 2000 년 00 월 0 일학 과학 년분 반조학 번성 명전자전기공학부2▣ 결과보고서1. 실험이론⑴ 계수기 ... 회로계수기는 JK flip-flop(이하 FF)의 toggle동작을 이용하여 입력되는 Clock의 수를 세는 디지털 회로이다.그림 23.1 2-bit 계수기계수기내의 JK FF ... 의 4배가 된다.이를 timing diagram으로 나타낸 것이 그림 23.2이다.그림 23,2 Clock과 출력 ,의 파형⑵ MOD-2{} ^{n} 계수기 회로의 구동 원리

리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
회로실험I 결과보고서 - 반가산기와 전가산기

다. 다음엔 조심해야겠다.일반적인 회로보다 논리 회로가 훨씬 재미있다. 실험 5에서도 NAND와 인버터가 만나면 결국 AND가 된다는걸 실험 메이트에게 말해줬더니 신기해하 ... 회로실험I 7주차 결과보고서실험 6. 반가산기와 전가산기실험 준비물(1) 전원공급기(GW GPC-3020A) 1대(2) 오실로스코프(3) 브레드보드? SN7400(Quad 2 ... )? SN7486(Quad 2-input XOR Gate)실험(1) 다음 회로를 구성하고 진리표를 작성하라.ABSC*************101(2) 을 확장하여 다음 회로를 구성

리포트 | 6페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
실험4예비 MUX&DMX

[실험4] Multiplexer & Demultiplexer1. 목적- 멀티플렉서(Multiplexer)와 디멀티플렉서(Demultiplexer)의 원리를 이해하고 실험을 통해 ... 한다.2. 이론MUX는 디지털통신의 다중화장치인 Multiplexer의 약자로, 여러 입력 신호 중 선택제어 신호에 의해 어느 하나의 입력신호를 출력신호에 전달하는 데이터 선택 논리 ... 회로이다. 주로 원격지에 위치한 다수의 단말을 하나의 통신회선에 집약하여 센터측 호스트 컴퓨터에 연결하는 용도로 사용한다. STDM MUX와 TDM MUX가 주로 데이터통신에 이용

리포트 | 5페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
디지털 실험 7장(가산기,감산기) 결과보고서

(overflow) 검출로 부호화 수의 가산기 설계를 완성한다.2. 실험순서1) 그림 7-5는 2진수를 Excess-3코드로 변환하는 회로를 부분적으로 완성한 설계이다. 그것은 이론 요약 ... ) 설계로부터 회로를 구성한다. 진리표 7-3에 나열된 대로, 모든 가능한 입력을 시험한다. 출력은 LED로부터 바로 읽어진다. 논리 1일 때, LED는 ON이 되고 논리 0일 때 ... . 고찰이번 학기동안 한 실험 중에서 가장 어려웠던 실험이 아니었나 싶다. 회로가 복잡한 것도 한 몫 했지만, 7483 4비트 가산기의 이해

리포트 | 6페이지 | 3,000원 | 등록일 2019.12.17

다운로드 장바구니
멀티플렉서를 이용한 조합논리 결과보고서 A+

Experiment-Report(9장 멀티플렉서를 이용한 조합논리)1. 실험목적멀티플렉서를 이용하여 비교기와 패리티 발생기를 설게하고 그 회로를 시험한다.2 x N 입력의 진리표 ... 에서 두가지 방법이 있는데 이번에는 불이 들어오게끔(HIGH일 때 불이 들어오게끔) 점프선을 연결했다.3. 결과 분석이번 실험은 멀티플렉서를 이해하고 이를 회로로 구현하는 작업이 ... 에 연결하면 회로는 동작하지 않는다. select값에 따라 원하는 결과를 출력할 수 있는데 이번 실험에서는 홀수번 출력을 했다. Select가 001일때는 인풋 1이 출력

리포트 | 7페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11

다운로드 장바구니

이전10개 91 92 93 94 959697 98 99 100 다음10개

파워링크

신청하기