"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설2 atmega128 디지털 계산기 and 회로 bjt 증폭기 전자회로 111 detector de2보드 fpga

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 1,801-1,820 / 15,377건

[2024/A+]서울시립대_전전설3_실험1_결과

의 값이 배가 되려면따라서,실험 장비 및 실험 방법 (Materials & Methods)실험 순서실험1, 가 되도록 하는 RC회로 구현출력 파형을 측정하고 이론 값과 측정 값 ... 전자전기컴퓨터공학 설계 및 실험 Ⅲ[실험2. RLC 회로]결과레포트날짜: 2024.03.15.학번:이름:목차Ⅰ. 서론실험 목적배경 이론Ⅱ. 실험 장비 및 실험 방법실험 순서실험 ... 이해전달 함수 이해원하는 대역폭의 RC회로 구현배경이론실험 이론RC회로 - Transient ResponseKCL을 이용하면, 다음과 같다.미분장정식으로, 풀면 다음과 같이 정리

리포트 | 20페이지 | 2,000원 | 등록일 2025.03.10 | 수정일 2025.03.19

다운로드 장바구니
마이크로컴퓨터 레포트(5)

: 소자들을 상호 연결시키고 그 표면을 증착하는 공정- 노광 : 설계한 회로의 패턴을 웨이퍼로 옮기는 과정- 식각 : 웨이퍼에 그려진 회로 패턴을 정밀하게 완성하는 공정- C&C ... 잉곳을 만든 후 얇게 절단하여 웨이퍼를 만드는 과정.2. 회로 설계- 주어진 공정 조건에 맞추어 제품의 특성을 구체화하여 회로를 설계하는 것.3. 마스크 제작- 반도체를 개발 및 ... ( Clean & CMP ) : 웨이퍼를 세정하고 화학적, 기계적으로 연마하는 공정5. 웨이퍼 제작 완료- 제작이 완료된 웨이퍼는 패키징 공정으로 들어간다.6. 패키징 공정- 전공정1

리포트 | 8페이지 | 3,000원 | 등록일 2021.05.16

다운로드 장바구니
서울대 전기정보공학부 대학원 합격 자소서 연구계획서

직장활동 상황)대학교 입학 초기부터 관련 전공 과목들에서 우수한 성적을 유지하며 기본기를 탄탄히 다졌고, 특히 회로이론, 신호처리, 디지털 시스템 설계, 통신공학 등의 핵심 과목 ... 에서 높은 이해도를 쌓았습니다. 학부 2학년 때부터는 학과 연구실에 참여하여 다양한 실험과 프로젝트에 직접 참여하는 기회를 가졌습니다.연구실에서는 저전력 신호처리 회로 설계 및 구현 ... 에 관한 프로젝트에 참여하여 회로 설계 툴을 사용한 시뮬레이션, FPGA를 활용한 하드웨어 구현, 실험 데이터 분석 등 전 과정에 걸쳐 실질적인 경험을 쌓았습니다. 특히 저전력

자기소개서 | 7페이지 | 4,000원 | 등록일 2025.08.11

다운로드 장바구니
5장 인코더(Encoder) 디코더(Decoder) 멀티플렉서(Mux) 디멀티플렉서(Demux) 예비

입력의 각 조합에 대해 하나의 출력선 만이 활성화됨을 확인할 수 있다.회로를 비교해 보면 그림 5-1의 AND 게이트들이 그림 5-2에서는 NAND 게이트로 바뀌었음을 알 수 있 ... 다. 실제로 회로 구성에 사용되는 디코더는 주로 그림 5-2와 같이 NAND 게이트를 사용하는 경우가 많다. 그 이유는 일반적으로 AND 게이트를 칩 내부에 구현할 때는 NAND ... 의 구조와 동작 원리를 이해하고 이들 회로에 대한 응용 예를 배운다.2. 이론가. 디코더‘복호기’라고도 부르는 디코더는 최대 2ⁿ개의 서로 다른 정보 중에서 n비트의 이진 입력 코드

리포트 | 8페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험1(전전기실1) 13주차 예비레포트+결과레포트(예레+결레)

g의 카르노맵을 그린 결과와 간소화된 논리식을 나타낸다. 주어진 g의 논리식을 AND, OR, NOT 게이트 논리회로를 이용하여 LTspice에 구현하시오. Ag CD AB 00 ... 변한 기본적인 회로도를 조사하시오. 앞서 설명한 7-세그먼트 디코더와 7-세그먼트 조합하면 2진수 입력에 대해 0~9의 수를 출력할 수 있는 7-세그먼트 회로를 구성 가능하다. 위 ... 그림은 7-세그먼트 구동회로를 나타낸다. 그림에서 (1)의 SW는 2진수의 신호를 입력하기 위한 스위치로 4개 스위치(DCBA)의 ON, OFF 상태를 조절해 0000~1001

리포트 | 24페이지 | 4,500원 | 등록일 2024.05.29 | 수정일 2025.02.13

다운로드 장바구니
a+논리회로 텀프로젝트 브레드 보드 5개 사용한 포커게임 만들기

신호의 주파수를 측정하기 위한 계측기를 만들었습니다.완성 회로저희는 청력 테스트와 피아노의 주파수카운터를 만들었습니다만,실제로 만들고보니, 두 회로 멀티미터에서 제대로 찍히 ... 는 주파수가 , 주파수 카운터에서는 고조파들이 섞인 이상한 값이 나오게 되어 회로를 수정하게되었습니다.물론, 푸리에 변환을 이용하면 구할 수는 있겠지만, 일단 아두이노를 사용하면 안되 ... 기에 다른 회로를 고안하였습니다.먼저 74LS160입니다. 이 IC는 동기 10진 카운터이며, 상세 설명은 다음과 같습니다.엣지에 동작하고, 직렬입력이 가능하며, 비동기 리셋을 가지

리포트 | 9페이지 | 5,000원 | 등록일 2020.12.02 | 수정일 2021.01.15

다운로드 장바구니
판매자 표지

무기공업화학실험 ZnO 박막의 제조 결과레포트 A+

layer (HTL,ETL), active layer의 역할을 조사하시오.-전극: Cathode & Anode로 이루어져 있으며, 금속 전극은 acceptor 층을 따라 나온 전자 ... 들을 수집하여 바깥 도선으로 이동할 수 있도록 해주고, ITO 전극은 는 투명하지만 전류를 흐를 수 있게 해준다.-Active layer: Donor&Acceptor로 이루어져 있 ... -Buffer layer: HTL&ETL로 이루어져 있으며, Energy level을 일치시켜 OPV 구조에서 계면에서 발생하는 에너지 손실을 줄이고, 소자 내 built in

리포트 | 3페이지 | 2,500원 | 등록일 2024.06.20

다운로드 장바구니
서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계

적으로, 차례대로 출력하는 순차 논리회로로서, 보통 n개의 flip-flop을 연결하여 구성된다. 이 경우 n-bit binary counter라고도 한다.Counter는 크게 비동기 ... 하는 FF들이 Clock 입력을 동일한 하나의 신호로 받는다. 동기 직렬 Counter는 크게 동기 직렬 Counter와 동기력을 AND gate를 통해 연결되어 입력되는 방식이 ... 로서 동작하지 않을 수도 있다. 반면에 동기 병렬 Counter의 경우 첫 번째 FF에 입력으로 들어가는 입력신호와 이전 FF들의 출력이 모두 AND gate를 통해 연결되어 다음

리포트 | 32페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
정실, 정보통신기초설계실습2 5주차 예비보고서, 결과보고서 인하대

1. 실험 제목 : Inverting and non-inverting OP-AMP 2. 실험 목적 : OP-AMP를 활용한 기본적인 증폭기회로를 알아본다.3. 실험 이론 : 가 ... . Operational Amplifiers1) 구조OP-AMP는 선형, 비선형 아날로그회로에 범용성있게 사용된다. OP-AMP의 기본적인 구조는 다음과 같다. 그림 1 : OP

리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
판매자 표지

부울대수와 카르노맵의 공통적인 기본개념을 서술하고 각각의 장단점을 서술하시오

형 SOP, 정규형 POS로 변환하기Ⅲ. 결론IV. 참고자료서론1. 부울대수와 카르노맵 기본개념 서술디지털 회로에서 연산 특성을 표현하기 위해서는 각각의 게이트에 연산에 정의되어 있 ... 는 표기 방법이 소개되어야 한다. 2진 논리 계통에서는 부울 대수가 대표적인데 부울 대수란 디지털 게이트의 연결된 관계를 기술해주고 회로도를 대수적인 방법으로 표현하는데 사용되어진다 ... . 부울 대수는 2진 변수와 논리연산으로 다루어지는데 변수는 일반적으로 알파벳으로 표시한다.그리고 기본 논리연산 세 가지는 AND와 OR, NOT이 있다는 것을 알 수 있는데, 논리

리포트 | 4페이지 | 2,000원 | 등록일 2022.12.13

다운로드 장바구니
인하대학교 아날로그회로설계 BGR 회로 설계 과제(손계산+Hspice 결과창)

아날로그회로설계 과제#2Design Band Gap Reference with Vin of 3V to generate Vref of 1.0V, temperature c ... oefficient less than 100ppm/C.Please use macro model of OPAMP and spice model of MOSFET/BJT given in the I ... ) and calculating resistors.2) Submit the circuit schematic of BGR and Hspice simulation results

시험자료 | 2페이지 | 1,500원 | 등록일 2021.07.04

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 3주차

디지털 논리회로 실험 결과 보고서3주차 Decoders and Encoders5조1.실험제목: Decoders and Encoders2.실험목적:-일반적인 binary ... 한다.3.이론1) Combinational circuit designCombinational 논리 회로 설계의 기본이 되는 Boolean algebra의 내용은 그림 1과 같 ... 다. 1차적으로 서술된 수식을 직접 논리회로로 변경하는 것은 비 경제적일 수 있다. 설계 과정에서 생성되는 minterm과 maxterm의 수가 변수의 증가에 따라 같이 크게 증가하기

리포트 | 12페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
아날로그 및 디지털회로설계실습 12 Stopwatch 설계 예비 리포트

으로 만들어 시계처럼 동작하는 회로를 만들었고 이 결과를 7segment에 연결하여 stopwatch를 만들었고 stop/restart, reset기능을 추가했다.서론: 회로에서 카운터 ... 보았다.실험결과:설계실습 방법에 나온 stopwatch 제작 과정 중, 12-4-1 ~ 12-4-4에 필요한 회로 결선도를 그리시오. 단, 회로도를 그릴 때, VCC, GND 연결 ... 았다. 처음에는 vpulse를 CLR 10진 카운터를 설계했고 그 후에 100진 카운터를 만들었고 그 후에 10진 카운터 3개를 연결하고 가운데 카운터에 0110일 때 AND gate

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
IMT-2000 중계기용 전대역 저잡음 증폭기 설계 (The Design of Low Noise Amplifier for Overall IMT-2000 Band Repeater)

PHEMT의 소스와 접지간 source lead의 인덕턴스 값을 최적화하여 기판 선로로 등가화하고, 첫째 단의 잡음 정합은 물론 각 단의 정합회로가 간단하도록 high pass ... 구조로 설계하였다. 바이어스 회로는 단일 능동회로로 구성하였고, 인가전압은 8V, 총 전류는 180mA이다. 이때, 첫째 단 PHEMT의 Vgs = -0.4V, Vds = 4V이고 ... is optimized source inductance for source lead and designed to equivalent etched line. The LNA uses

논문 | 5페이지 | 무료 | 등록일 2025.06.26 | 수정일 2025.06.28

다운로드
디지털 논리회로(생능출판, 김종현) 1단원 정리

하는esistor)임- 접점의 개폐 동작을 제어하는 신호를 A1.4.1. AND 연산- 전원과 램프 사이에 두 개의 스위치들이 직렬로 연결된 회로에서 두 스위치들이 모두 닫힌 상태 ... 스위치 회로를 AND-스위치 회로라고 함- 이와 같은 연산을 (논리적)AND 연산이라 함- 램프의 상태를 나타내는 변수(L)는 L=A(*)B- 3개 혹은 그 이상의 스위치들을 직렬 ... 고, ‘0’과 ‘1’을 나타내는 대략적인 전압 범위만 유지하면 됨(회로는 연산 기능만 가지면 되기 때문에 시스템 설계가 더 쉬워짐)③ 크기와 가격이 점차적으로 감소함- 복잡한 회로

시험자료 | 5페이지 | 1,500원 | 등록일 2020.11.09

다운로드 장바구니
광운대학교 전기공학실험 실험1. 기본 논리게이트 결과레포트 [참고용]

1. 실험 명실험 2. 기본 논리게이트2. 실험 개요AND, OR, NOT, NAND, NOR, XOR 게이트의 기본 동작 원리 논리함수를 이해하고 실제 사용되는 기본 논리게이트 ... IC에 대해 익힌다. 또한 기본 논리소자를 사용하여 간단한 회로를 구성하고 측정하며, open-collector 타입의 IC의 사용법과 특성에 대해 숙달한다3. 실험결과1) 예비 ... 보고서 1항의 회로를 구성고 진리표를 확인해라그림 1 실험 1 만능기판 구성ABCF1F2이론값측정값오차%이론값측정값오차%00000

리포트 | 12페이지 | 1,500원 | 등록일 2023.12.29 | 수정일 2024.01.06

다운로드 장바구니
아주대학교 기초전기실험/기전실/ 실험 DC 13 14 결과보고서

6주차 실험 결과보고서전자공학과 / 2학년 / 학번 : / 이름 :날짜 : 2020.. / 담당조교님 :1. 실험결과dc 13 Norton`s Theorem and Current ... `} =216.09 OMEGA R _{L`} =R _{4} =46.65 OMEGAE=12VCalculated (b)Measured (e) & (f)Difference (%)R _{N}512 ... +`216.09`( ohm )`=`512.55`( ohm )테브난 등가 회로? 노턴 등가 회로테브난 등가회로와 노턴 등가 회로는 상호 변환이 가능하다.따라서I _{N} =V

리포트 | 10페이지 | 1,000원 | 등록일 2021.07.01

다운로드 장바구니
판매자 표지

부산대 기전실1 요약자료(시험)

-키르히호프 제 1법칙하나의 노드로 들어가는 전류의 대수적 합이 0-키르히호프 제 2법칙하나의 폐경로에서 전압의 대수적인 합이 0-중첩의 원리선형 회로의 소자 양단에 걸리는 전압 ... 전류는 저항값에 반비례하여 각 저항에 의해 분배-노드 해석노드 전압을 회로 변수로 취급하여 회로 해석-mesh 해석회로 변수로 메시 전류를 사용하여 회로를 해석-Y-△R _{a ... {R _{c}}-테브닌 정리2개의 단자를 가진 선형 회로는 전압원 VTh와 저항 RTh가 직렬로 연결된 등가회로로 대체-노튼 정리2개의 단자가 있는 선형 회로는 전류원 IN과 저항

시험자료 | 2페이지 | 1,500원 | 등록일 2022.04.08

다운로드 장바구니
Amplifier with Bias stabilization 실험

Ⅰ. Introduction & Purpose of the experiment이번 실험의 목적은 Transistor를 이용하여 voltage divider biased 되어 있 ... 에 따라 수치에 어떠한 차이가 생기는지 비교, 생각해본다.Ⅱ. Theory & Principle1. Voltage Divider Bias - Electronic Principles ... 262p 참고옆의 그림 (1)은 자주 쓰이는 biasing circuit으로 이 circuit이 voltage divider (R1 and R2) 를 가지고 있다는 점을 유의

리포트 | 5페이지 | 1,500원 | 등록일 2020.11.16 | 수정일 2020.11.26

다운로드 장바구니
서강대학교 기초회로이론 project

기초회로이론 실습과제1. 회로도 & 파형그림 SEQ 그림 \* ARABIC1그림1 과 같이 회로를 구성하였다. 이에 따른 파형은그림 SEQ 그림 \* ARABIC2그림 2와 같이

리포트 | 2페이지 | 1,000원 | 등록일 2020.11.04

다운로드 장바구니

이전10개 86 87 88 89 909192 93 94 95 다음10개

파워링크

신청하기