서강대학교 디지털논리회로실험 레포트 3주차

소개글

"서강대학교 디지털논리회로실험 레포트 3주차"에 대한 내용입니다.

목차

1. 실험 제목
2. 실험 목적
3. 이론
4. 실험과정
5. 검토사항
6. 토의 및 결론
7. 참고문헌

본문내용

1.실험제목: Decoders and Encoders
2.실험목적:
-일반적인 binary decoder의 동작 원리를 이해한다.
-7-segment decoder의 동작원리를 이해한다.
-Encoder의 동작원리를 이해한다.
-표시장치(display devices)의 동작원리를 이해한다.
3.이론
1) Combinational circuit design
Combinational 논리 회로 설계의 기본이 되는 Boolean algebra의 내용은 그림 1과 같다. 1차적으로 서술된 수식을 직접 논리회로로 변경하는 것은 비 경제적일 수 있다. 설계 과정에서 생성되는 minterm과 maxterm의 수가 변수의 증가에 따라 같이 크게 증가하기 때문이다. 일반적으로 사용되는 minimization 방법으로는 Karnaugh map이 있다. 이를 그림 2에 나타내었다.

그림 1 그림 2
2) Decoders
Decoder는 하나의 code쳬계를 다른 code체계로 변환하는 논리 회로이다. 다수의 입력과 출력을 갖는데, 일반적으로 입력이 출력에 비해 더 적은 bit수를 갖고 입력 code와 출력 code 사이에 1대1 mapping 관계를 갖는다. 일반적인 형태의 decoder는 그림 3과 같다. 그림에서처럼 enable 신호가 존재할 경우, 이 신호들의 상태가 만족되어야 정해진 기능으로 동작한다. 그렇지 않을 경우 이 decoder의 출력은 어떤 입력들에 대해서도 “disable”에 해당하는 code를 출력하게 된다.

그림 3
-Decoder의 종류
(1) binary decoding
가장 일반적인 형태의 decoder는 n-to-2^n binary decoder이다 이 경우 n-bit 입력 code에 대해 2^n bits의 출력 code를 발생한다. 대표적으로 2-to-4 decoder의 입,출력과 회로도 진리표를 그림 4, 5에 나타내었다.

그림 4 그림 5
(2) 7-segment decoder
7-segment는 시계, 계산기 등에서 숫자를 표현하기 위해 널리 사용되는 표시 소자이다.

참고 자료

S. Brown and Z. Vranesic, “Fundamentals of Digital Logic with VHDL Design,’ 3rd edition, McGraw-Hill, 2009
https://slideplayer.com/slide/5891331/