"조합논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 조합 논리회로 논리회로설계 인코더 디코더 4-bit Adder verilog 4bit adder 결과 광운대 전기 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"조합논리회로" 검색결과 1,561-1,580 / 2,155건

연세대 전기전자 기초실험 프로젝트 - 4층 엘리베이터 컨트롤러 설계(Verilog 설계)

뒤우 중요한데 그 이유는 보다 뛰어난 로직을 설계하는데 있어서 결과에 많은 영향을 끼치기 때문이다.조합 회로는 입력과 출력을 가진 논리 게이트의 집합으로 AND, OR, NOT 같 ... 에 들어갈 수 있으므로 OR 게이트가 쓰이게 된다. OR 게이트는 만약 두 개의 입력 단자가 A, B일 때, 이들이 결 합되는 네 가지 조합에 대하여 논리합과 동일한 결과를 출력하는 회로 ... 지금까지 습득한 논리 회로 지식을 적용해 보고, 제시된 입력과 동작 기술에 맞게 설계되었는지 검증하는 연습을 해 보는 것이었다. 먼저 예비보고서에 기초하여 엘리베이터 컨트롤러

리포트 | 15페이지 | 3,000원 | 등록일 2007.12.30

다운로드 장바구니
논리회로 실험6장) 인코더와 디코더

하는 회로에 관한 것을 의미한다. 만약n개의 비트로 구성된 2진코드를 입력으로 하면 최대개의 출력을 갖는 조합논리회로로 AND게이트가 사용된다.3)실험실험1실험2실험3실험44)고찰인코더의 디코더를 두 개가 서로 비교가 되는 것들이여서 ... 진수의 데이터를 2진수의 데이터로 변환하는것, 이 말은 부호를 암호화하는뜻을 지니고도 있다. 일반적으로 논리회로는 처음부터2진부호의 신호를 발생하기 때문에 전용IC화 된것은 드물 ... 다 그러므로 필요에 따라서 논리회로를 구성해야만 한다. 예를 들어 표6.1과 같이0~9까지의 10진수 입력을 2진수의 8421코드로 변환시키는 장치를 고려하면 다음과 같다. 인코더

리포트 | 6페이지 | 1,500원 | 등록일 2007.03.27

다운로드 장바구니
컴퓨터의 원리 수업연구지도안

를 이용한 논리식을 간소화 할 수 있다.ppt3논리 회로(1)조합 논리 회로조합논리회로 이해16/9ㆍ조합 논리 회로를 이해하고 설명할 수 있다.(2)순서 논리 회로순서논리회로 이해17 ... 으로 하여 모든 사칙연산을 수행한다.논리회로는 어떤 조건에 맞는 결과가 되도록 할 수 있고, 연산 기능을 수행하여 계산을 할 수 있으며, 비교도 할 수 있다.이러한 논리 회로의 종류 ... 와 조선의 표현방법, 스위치를 사용하여 논리 회로를 구성하고 연산 작용을 수행하도록 결합하는 방법과 컴퓨터 회로를 이해하는 데에 필요한 불 대수의 개념을 알아야하기에 이에 대한 내용

리포트 | 18페이지 | 1,500원 | 등록일 2007.06.13

다운로드 장바구니
VHDL MUX and DEMUX(VHDL Code post lab 입니다)

"reference" # 참고문헌1. 실 험 소 개 (Introduction)1) Purpose of the Experiment- 조합논리회로를 이용한 MUX를 이해하고 설계를 한다.- 조합 ... 논리회로를 이요한 DEMUX를 이해하고 설계를 한다.2) MaterialsPersonal Computer, Xilinx ISE 9.2i program, Spartan-3 Board

리포트 | 10페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
보완대체 의사소통

한 것으로서(Bliss, 1965), 상징의 배치와 조합에 관한 특정한 규칙을 가진 생성문법의 상징 체계이다(Bliss, 1965: Burroughs et al.. 1990 ... ). Blis상형 상징(pictography), 표의 상징(ideography), 임의 상징(arbitrary symbols) 등을 통일성 있고 논리적이며 단순한 체계로 통합하였다.2) 보완 ... 하한 손만을 쓸 수 있는 장애인에게는 한 손으로 작동할 수 있는 키보드를 특별히 제작해 주어야 한다. 이러한 키보드는 코드라 불리는 키의 다양한 조합으로 단지 7개의 키

리포트 | 6페이지 | 3,000원 | 등록일 2010.09.21

다운로드 장바구니
Ch7. 디코더와 인코더

, d, e, f, g)으로 뽑아 7-Segment에 연결할 수도 있는데 이와 같이 조합회로가 집적되어 하나의 소자가 감당하는 것을 MSI라고 한다.카르나도법에 의하여 BCD 입력 ... 101dd이렇게 하여 출력 a, b, c, d, e, f, g를 A, B, C, D로 나타내면 조합회로가 된다. 7-Segment에 사용되는 LED는 저항을 직렬로 연결하여 전류 ... ) 디코더(Decoder)- 디코더란 2진 부호와 같은 BCD 코들르 부호가 없는 형태로 바꾸는 변환회로를 말한다. 흔히 사용되는 예로서 계산기에서 연산회로로부터 얻은 BCD 코드

리포트 | 7페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
[공학기술]CMOS VLSI 설계의 원리(H.E.Weste)

.6.6 기타의 패드들 5.6.6 기타의 패드들 5.6.7 ECL과 저전압 스위칭 패드5. CMOS 회로와 논리설계5.5 클럭 5.5.1 클럭화된 시스템조합논리 블록에 일련의 논리 ... CMOS VLSI 설계의 원리(2): agenda :5. CMOS 회로와 논리 설계 5.5 클럭 5.5.1 클럭화된 시스템 5.5.2 래치와 레지스터 5.5.3 시스템 타이밍 5 ... 클럭 주기의 마지막에서 동작 단계의 출력을 포착하기 위해서 저장 디바이스를 사용5. CMOS 회로와 논리설계5.5.2 래치와 레지스터셋업시간(Ts) : 클럭 에지가 발생되기 전

리포트 | 19페이지 | 2,000원 | 등록일 2007.04.02

다운로드 장바구니
함수발생기 설계

, 4kΩ, 2kΩ, 1kΩ 이며 DAC 회로에서는 이들의 조합으로 출력 전압값을 조정한다.- 구형파는 저항 1개로 이루어져 있으며 저항값은 8kΩ, 4kΩ, 2kΩ, 1kΩ의 병렬값 ... ∴ 함수 발생기의 설계 및 제작 ∴- 목 차 -1. 전체 회로2. 스펙3. 제작 비용4. 모듈별 배치도5. 세부 구조 및 출력파형 검사(1) 전원부(2) 555 타이머 회로(3 ... ) 비교기 회로(4) 삼각파 파형드라이버(5) 정현파 파형드라이버(6) 구형파 파형드라이버(7) 주파수 특성(8) DAC(9) 스무딩(10) 출력포트6. 결론34456667

리포트 | 16페이지 | 1,500원 | 등록일 2008.07.29

다운로드 장바구니
[공학]래치 및 플립플롭

메모리 소자와 조합회로로 구성된 논리회로 출력이 입력뿐만 아니라, 메모리 소자의 출력에 따라 결정되는 논리회로 순서회로라고도 함 순서회로의 일반적인 회로 구성순서논리회로순서회로 ... 의 메모리 소자 플립플롭(Flip/Flop), 래치(Latch) 일반적인 메모리 소자 : RAM, ROM 등조합논리회로디지털 회로에서 게이트로 구성되어 단순하게 신호의 흐름에 따라 ... Symbol(상승 에지 F/F)(하강 에지 F/F)CLKQQCLKQQ순서논리회로의 출력 : 입력 및 메모리내에 저장된 내부 상태의 함수 동기식 : 출력변화가 외부에서 인가되는 클럭

리포트 | 12페이지 | 1,000원 | 등록일 2007.05.31

다운로드 장바구니
컴퓨터 Data & 연산의 이해

컴퓨터 Data 연산의 이해Data의 분류 1. 컴퓨터에서의 정보 표현 2. 진법과 2진수 연산 3. 수치 Data 4. 문자 Data 5. 기타 Data 논리회로 1 ... . Boole과 Boole 대수 2. 논리 회로와 Boole 연산식 3. 반가산기(Half Adder) 데이터 구조 1. 배열(Array) 2. 포인터와 연결 리스트 3. 스택(Stack ... 자체에 파형을 지니고 있으며, 컴퓨터는 어떤 소리든 소리가 지니고 있는 파 형을 디지털 신호로 변환하고, 변환된 디지털 신호를 서로 결합하여 사운드 를 표현하고 저장논리회로1

리포트 | 37페이지 | 2,500원 | 등록일 2009.02.05

다운로드 장바구니
[디지털회로실험]논리게이트

위한 전자 회로로서, 대부분의 디지털 시스템을 이러한 게이트들로 구성되어 있다. 논리 게이트는 오늘랄 여러 가지 형태로 직접 회로 내에 이용되고 있으며, 가장 널리 보급되어 있 ... 예비보고서실 험 주 제 :논리게이트(Logic gate)과 목 :학 번 :분 반 :이 름 :1.실험 제목: 논리게이트2.관련 이론논리 게이트란?논리 게이트는 논리적 결정을 하기 ... 에서의 Boole의 함수(Boolean function)는가 된다. 여기서는 산술적 덧셈이 아니라 논리적 “OR” 연산을 의미한다. OR 게이트를 구성하는 한가지 방법은 출력 전압이 나타나

리포트 | 5페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
연세대 전기전자 기초실험 7. 기본 논리 게이트 설계 실험 (예비보고서)

개의 입력단자에서 결합되는 네 가지 조합에 대하여 논리합과 동일한 결과를 출력하는 회로이다. 그림은 다음과 같다.3) NOT Gate입력되는 것과 반대의 결과가 출력되는 것 ... 실험 예비 보고서실험 제목 : 7. 기본 논리 게이트 설계 실험학과학년학번분반실험조성명1. 목적논리 회로를 구성하는 기본 논리 게이트의 동작을 이해하고, 논리 회로를 간소 ... ① 기본적인 논리 게이트의 동작 이해② 부울 법칙과 드모르간의 정리의 이해③ 반덧셈기와 전덧셈기의 동작 원리 이해④ TTL칩을 이용하여 반덧셈기와 전덧셈기 회로를 구성하고 동작 확인

리포트 | 6페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
디지털전자실험 - 멀티플렉서(Mux)

디지털회로 실험 결과 보고서목적 : 조합(combinational) 논리회로의 기본 소자인 멀티플렉서(multiplexer)의 동작 원리를 이해하고 실험을 통해 확인한다.필요 ... = 0)이 입력되면 입력데이터 중에서 D0 이 데이터 출력선으로 출력된다. (그 이유는 위 회로의 AND 게이트의 논리에 의해 Y = D0S1S0 이므로 유일논리에 의해 모두 ... to 1 멀티플렉서(Multiplexer)4 to 1 멀티플렉서(Multiplexer)연결방법 및 주의사항① 브레드 보드에 위와 같은 회로를 구성한다. 7411(3-input

리포트 | 5페이지 | 2,000원 | 등록일 2009.01.30

다운로드 장바구니
[논리회로실험] Mux and Demux (예비)

, 74HC139 1개3. 실험관련 이론1) 3상태 버퍼(3Stated Buffer)지금까지 논리회로는 출력으로 반드시 "1"또는 "0" 이외에는 "하이 임피던스"나 "플로팅 ... 는 방향이 있다는것이다. 입력 A로 부터 출력 Y로 신호가 흐르는 반면 Y에서 A로는 흐르지 않는다. 그래서 3상태 버퍼를 2개 조합하여 쌍방향성의 신호를 제어하도록 하는 버퍼도 있 ... X1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 구성한다. 여기서, E가 enable 입력이고 S0, S1은 선택입력, 그리고 D0~D3이 4개의 데이터

리포트 | 10페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
논리함수의 간략화

로 구현하면 최소의 입력서과 게이트 수로 조합논리회로를 얻을 수 있다.3. 사용기기 및 부품- 디지털 실험 장치 - 직류전원 공급장치(DC power supply)- 회로실험 ... 사전보고서제출일학과전자공학과조학번조원이름성명Ch. 4 논리함수의 간략화- -1. 실험목적- 드모르간의 정리를 실험적으로 증명하고, 논리회로의 간략화를 보인다.- 표전전개(적의합 ... 과 합의적 형식)에 의한 논리식 구성법을 익힌다.- NAND 및 NOR 게이트만을 이용하여 논리회로를 구성하는 방법을 익힌다.- 카르나도법에 의한 논리함수의 간략화를 익힌다.

리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
SHIFT REGISTER 예비보고서

예비보고서-SHIFT REGISTER-1. 목 적순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터(shift register), 링 카운터(ring counter), 존슨 ... 게이트가 필요하다-자리 이동 레지스터와 디코더를 조합하여 타이밍 신호를 만들 수도 있다-필요한 플립플롭의 수가 링 카운터에서 필요한 플립플롭의 수 보다 적으며,디코더도 단지 2개의 입 ... 출력 시프트 레지스터 회로 (a)를 구성하고,, CLK, CLR에 0을 인가한다. CLR을 1로 되돌려 CLR 입력을 제거하고을 1로 하여 첫 번째 D 입력에 1이 들어가도록 한다.

리포트 | 4페이지 | 1,000원 | 등록일 2009.09.26

다운로드 장바구니
18 단안정 및 비안정 멀티바이브레이터예비결과보고서 디지털공학실험

된다. 74121의 논리회로와 함수표가 그림 18-1에 나와 있다. 이 회로는 슈미트(Schmitt) AND 게이트 출력의 상승 펄스에 의해서 트리거 된다. 슈미트 AND 게이트 ... 트리거 논리●비안정 멀티바이브레이터로 구성된 555 타이머의 듀티-사이클 및 주파수 측정●555 타이머를 이용한 비안정 멀티바이브레이터 설계 및 시험■사용부품74121 단안정 멀티 ... -트리거 기능을 가지며 특별한 논리적 결합에서만 트리거 작용을 허용하는 다중 잊ㅂ력 등과 같은 특수한 기능을 갖기도 한다. 나중에 언급되지만 이러한 특색들은 매우 유용하게 사용

리포트 | 12페이지 | 1,000원 | 등록일 2008.11.16

다운로드 장바구니
21 동기 카운터 설계-예비,결과보고서 디지털공학실험

것이다. 이 경우 조합 논리회로에서 행하였던 Karnaugh 맵과는 다른 의미를 갖는다. 맵의 작은 셀 하나하나는 카운터의 상태를 나타낸다. 실제로 카운터의 시퀀스는 클럭 펄스 ... (tr서 보듯이 데이터들이 변이표에서 Karnaugh 맵으로 옮겨진다.Karnaugh 맵이 완성되면 맵에서부터 논리를 찾아낼 수 있다. 이 논리를 이용하여 step 4 와 같이 회로 ... 음을 알 수 있다. 사용하지 않는 상태들은 카운터 설계에 있어 최소한의 논리로 설계할 수 있도록 한다. 완성된 설계가 그림 20-1에 나타나 있으며, 그림 20에서 분석한 회로와 같

리포트 | 11페이지 | 1,000원 | 등록일 2008.11.16

다운로드 장바구니
vhdl을 이용한 디지털 시계.(연습문제 풀이. Digital systems : principles and applications)

, 분, 초를 다 표현할 수 있고 AM/PM설정 기능 추가.■ 필요성● 간단한 VHDL의 구성을 이해하고 회로소스 설계를 통하여 동작을 구성, 전반적인 논리 회로를 이해 ... 와 시간을 논리회로 과제에 쏟아 부은 것 같다. 마지막 B 과제 역시 다른 전공 시험 하루 전에 발표를 하게 되어 어김없이 우리 기대를 저버리지 않았다. 하지만 고생한 만큼 얻는 것도 값지다고 믿는다. ... 간의 친목을 도모하기 위한 회식? 프로젝트 구현 시 중점 사항 및 고려사항 결정- 전체적인 회로도 작성- 추가 기능 사항 검토? 사용언어 조사 및 조원역할 분담- 사용언어

리포트 | 13페이지 | 2,500원 | 등록일 2008.02.20

다운로드 장바구니
예비08_RAM

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.11.08 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 할 수 있고, 또한 Data를 처리할 수 있는 조합 Logic Gate를 포함한다. 저장 레지스터(Storage Register)는 2진 정보의 일시적인 저장에만 이용되며, 이 정보 ... 는 Register에 전송될 때 변화될 수 없다. 기억 장치란, Register의 정보 전송을 위해 필요한 회로와 더불어 저장 Register를 쌓아 놓은 것이다. Memory 장치

리포트 | 5페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니

이전10개 74 75 76 77 787980 81 82 83 다음10개

파워링크

신청하기