"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 1,521-1,540 / 2,282건

디지털공학 동기식카운터

하다. 이러한 점에서 동기식 카운터의 이점이 있는가 하면 구조상으로 회로가 복잡하다는 점에도 비동기식 보다 불리하다.◎ 실험 회로도동기식 Count-Up카운터 회로 설계동기식 ... Count-Down 카운터 회로동기식 Modulus 5 카운터 회로◎ 실험 결과클럭펄스인가수Count-Up카운터 회로Count-Down 카운터DCBADCBACLR/PR ... ◎ 실험의 목표0. 동기식 카운터의 동작 원리를 익힌다.1. 동기식 Modulus N카운터의 동작 원리를 이해하고 동작 특성을 익힌다.2. 가산 카운터와 감산 카운터의 차이점

리포트 | 6페이지 | 1,000원 | 등록일 2012.04.07

다운로드 장바구니
논리회로(7-Segment) Term

7-Segment 설계1. 서론 ( 설계 개요 )이 설계의 목적은 7-segment의 구조 및 동작 개념을 이해하고 segment의 구동 및 사용법을 확인 후 논리회로에 대한 ... 까지 배워 온 논리회로 지식과 실험 지식을 통해 Term Project를 무사히 마무리 지을 수 있었다. 납땜하는 과정에서 여러 실수가 있었다. 첫 번째로 소켓에 칩을 끼워 놓은 상태 ... 의 피복을 너무 적게 벗겨내자 자주 떨어져 나가버린 것이다. 만약 핀들이 서로 멀리 떨어져 있었다면 단번에 회로를 설계했으리라 생각된다.

리포트 | 6페이지 | 1,500원 | 등록일 2012.02.09

다운로드 장바구니
DMAC 프로젝트

디지털 논리회로 2 & 컴퓨터 공학 기초 설계 및 실험 2프로젝트 결과보고서담당 교수님 : 이준환 교수님최기호 교수님학 과 : 컴퓨터공학과학 번 : 2006720204이 름 ... 를 줄인다.이전 실험 실습이나 이론수업 내용을 바탕으로 복잡한 회로를 익힐 수 있는 능력을 배양한다.복잡한 설계를 해 봄으로써 나중에 취직을 하여 더욱 복잡한 프로젝트를 진행 할 때 ... Access Controller▶ 과제 목표Verilog를 이용하여 Direct Memory Access Controller를 design하여 그 설계 과정이나 검증 과정을 통하

리포트 | 25페이지 | 3,900원 | 등록일 2014.04.15 | 수정일 2015.11.17

다운로드 장바구니
SK 텔레콤 (합격) 자소서

: 의용전자실험(2), 의료정보 데이타구조실험(2),전자의료시스템 및 실습(3),한의및생체계측 실험(2), 기초회로실험(2),논리회로(3),신호와시스템(3),전자기학1(3),회로이론 ... 적설계(3) 등대학원 : 신경보완기술(3),의료영상처리1(3),인공지능특론(3),기계학습(3),디지털신호처리특론1(3),시스템생리학(3),미래의공학기술(3),패턴인식(3), 생체광학 및 센서기술(3)

자기소개서 | 5페이지 | 3,000원 | 등록일 2015.03.20 | 수정일 2015.05.27

다운로드 장바구니
PLC MPS 실습보고서

1. 실습목적PLC TRAINR 및 MPS 실습장비를 동작시킬 수 있다.S/W RSLogix 5000을 이용하여 원하는 공정을 설계할 수 있다.RSLogix 5000 사용 ... Local:3:O.Data.7BOOL동작중 램프4. 장 치ABB PLC 구성MPS 장비MPS 장비 배치도PLC 최종 사진5. 핵심 규칙 논리 전개S2(A)ASTOP(B)M2.DN(C)M1 ... 과 Fine 볼륨에 의한 미세한 감도조정이 가능콘트롤선에 의한 Light ON / Dark ON 모드 선택출력단락 과전류 보호회로 및 전원 역접속 보호 회로 내장으로 고 신뢰성 추구소형

리포트 | 14페이지 | 2,000원 | 등록일 2014.11.11

다운로드 장바구니
논리회로실험 예비4

74HC138 디코더 칩은 3X8, 3개의 입력과 8개의 출력으로 되어있고, 각각의 출력은 3입력 변수의 최소항을 나타낸다. 3개의 인버터는 입력들의 보수를 입력하고, 8개의 AND 게이트의 각 하나는 최소항의 하나를 발생시킨다. 입력의 3개 인버터와 출력의 8개 AN..

리포트 | 8페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
[9주차] DIGITAL CLOCK

과 목 : 논리회로설계실험과 제 명 : Digital Clock 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 : 3학년이 름 :제 출 일 :논리회로설계실험 ... - Digital Clock7조 ( 유광위 / 박석호 )0. PurposeFPGA회로 설계 검증용 장비인 RoV-Lab을 이용하여, 기본적인 DIGITAL CLOCK을 구현한다. 이 ... 한다.1. Back Ground. RoV-Lab 3000그림 . Rov-Lab 3000LoV-Lab 3000은 회로 구현 및 실제 동작 테스트에 이르는 전과정에 필요한 Kit와 각

리포트 | 13페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
전자주사위

‘ 전자주사위 ’ 7 조목차 * 설계목적 * 사용 소자 및 재료 * 동작원리 * 회로도 및 동작설명 * 실험 제작 과정 * 결론 및 고찰설계목 적 ＊ 우리가 실험을 하면서 배운 ... IC 회로와 논리소자를 이용하는 법을 다시 한 번 학습해보고 만들어보고자 하는 의미에서 전자주사위를 만들었다 . ＊ 실생활에서는 전자주사위는 보드게임에 응용될 수 있고 숫자교육 ... pin 1동작원 리 ＊ 펄스가 스위칭회로를 통해 카운터 회로를 거쳐 디코더 회로를 통해 전달되서 출력이되고 출력 값은 다시 논리소자를 지나 각각 값을 가지며 이에 따른 LED

리포트 | 11페이지 | 1,500원 | 등록일 2011.06.11

다운로드 장바구니
에너지절약신호등

Eco Signal Light설계 목적 사용소자 및 재료 동작원리 회로도 및 동작설명 실험 동작 결론 및 고찰목차NE555 타이머와 Not Gate를 응용하여 회로를 구성 ... 하여, 회로 구동 원리에 대한 이해를 바탕으로 회로를 구성하여 설계 하였습니다. 생활에 유용한 Eco Signal Light 를 만들어 고유가 시대에 맞게 에너지 절약을 할 수 있는 신호 ... 에 Reset이 되는 형태를 갖추고 있습니다.저희 조의 텀-프로젝트의 실험 동작이 있겠습니다.-논리 소자의 이상적이지 않은 실험 결과- 논리 소자가 책에 나와있는 데로 정확하게 실험

리포트 | 10페이지 | 1,500원 | 등록일 2011.06.11

다운로드 장바구니
결과-전가산기

에 진리표로 표현할 때나 논리 게이트로 회로를 구성할 때에 앞 문장에서와 동일한 2진 값을 부울 함수의 변수로 볼 수 있다. 이렇게 이 회로에서 쓰이는 비트들이 2가지의 다른 해석 ... 을 할 수 있다는 것을 인식하는 것은 중요한 일이다.전가산기의 카노맵전가산기 회로의 입출력 논리 관계는 각 출력 변수에 대해 하나의 부울 함수가 대응되므로 2개의 부울 함수로 표현 ... ★실험과정(1) C언어로 2-bit 전가산기 프로그램을 작성한다.(2) 프로그램을 다 작성했다면 Build 명령을 통해 소스파일을 컴파일/링크한다. 에러가 발생했다면 프로그램

리포트 | 10페이지 | 1,000원 | 등록일 2013.05.24

다운로드 장바구니
산술논리연산 (결과)

시스템 제어공학과&아날로그 및 디지털 회로실험, 금요일 1,2,3,4교시차 례1.목 적2.서 론3.이 론4.실 험 기 기 및 부 품5.실 험 결 과 표6.오 차 요 인7.결 론8 ... .참 고 문 헌9.조 원 의 견산술 논리 연산(결과)1호서대학교 시스템제어공학과(S.N:27)목 적이번 실험의 결과를 통하여 반가산기, 전가산기의 개념과 BCD 가산기와 크기 비교 ... 하고, 그 결과를 나타내기 위해서는 합을 나타내는 변수 S와 캐리를 나타내는 C가 필요하다.x yS C0 00 00 11 01 01 01 10 1반가산기의 진리표반가산기의 논리회로

리포트 | 6페이지 | 1,000원 | 등록일 2012.07.03

다운로드 장바구니
디지털실험 - 4비트 전감가산기 설계 결과레포트

*************01000111010100010010010101110010111111101000010101111001011100110111100101110100110100011011112. 실험 결과 사진4비트 전감가산기 회로도SAnBnCn-1SnCn0011010SAnBnCn-1SnCn0100010왼쪽 표와 같을 때 ... 의 결과값 사진들☞ 비고 및 고찰이번 실험은 4비트 전감가산기 설계하는 방법을 익히고, 반가산기, 반감산기, 전가산기, 전감산기 각각의 기능 및 주요한 차이점을 비교 분석 해 봄 ... 을 피감수에 더함으로써 실현된다.이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다. 또한 뺄셈을 실현하는 논리회로를 구성하여 뺄셈을 할 수도 있다. 이 방법에서는 각 감수

리포트 | 6페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
jk플립플롭

카운터 1~9이 번 시간은 디지털공학시간에 배운 카운터 내용을 실제로 회로실험 시간에 해보는 것이다. 카운터를 설계 할 때 JK플립플롭을 이용하여 설계하였다.1.서론설계를 할 때 ... 카운터를 설계하면 그림 10-5와 같다. 그림 10-5(b)의 회로도를 살펴보면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자에 연결되어 있으며, 비동기식 CLR 단자 ... 에는 D T JK 플립플롭중에 JK를 이용하였고 JK플립플롭을 할 때 현재 상태와 다음상태를 생각하여 J,K의 입(출)력을 설정하고 K맵을 이용하여 간략화시키고 논리도표를 그려

리포트 | 6페이지 | 1,000원 | 등록일 2012.05.09

다운로드 장바구니
설계2 CMOS 증폭단 설계(예비)

다. 3단자 반도체 소자로서 증폭기, 디지털 논리 반전기 등의 회로 설계에 사용된다. 같은 3단자 반도체 소자인 BJT에 비해 매우 작게 만들 수 있고 제조공정이 간단하며 비교적 적 ... 증폭단과의 조금 다른 특성을 실험실에서 직접 알아보기 위하여 CD stage(Source Follower) 회로를 설계하였다.- setup- DC 바이어스 조건을 충족시키기 위하 ... 은 전력으로 동작이 가능하기에 직접회로 설계에 가장 널리 사용되는 전자소자이다.MOSFET은 크게 nMOS와 pMOS로 나누어 지는데 각각의 표기법은 위의 기호와 같다.각각의 단자

리포트 | 10페이지 | 1,500원 | 등록일 2013.06.20

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 결과보고서

full adder의 게이트 논리회로를 이미 설계하였으므로, 이번 실험에서는 게이트를 재설계할 필요 없이 32개의 포트 리스트 데이터만 정리하여 주면 된다.1-bit full ... 의 논리 회로도와 코딩 소스는 다음과 같다.코딩 소스에서 설정된 각 게이트 x0, x1, a0, a1, o1의 역할을 논리 회로도를 통해 확인할 수 있다.full adder를 설계 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서디지털 시스템 설계 및 실험 KEEE209-09 전기전자전파 공학부학부 : 학번

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
led전광판 자료조사

)는 임의의 논리 회로를 사용자가 의도한대로 설계하고, 작동하도록 회로에 설정하여 사용하는 것을 말한다. 또한 사용 중 설계 사항이 바뀌면 새롭게 바뀐 논리 회로를 FPGA 소자 ... 하게 되었고, VHDL 파일을 읽어들여서 논리 합성을 한 다음 실제 회로 형태를 출력하는 기능을 덧붙이게 되었다. 오늘날에는 디지털 회로의 설계, 검증, 구현등의 모든 용도로 사용 ... 의 프로그램이 가능해서 여러 가지 설계 기법을 적용할 수 있다. 즉 계층적 설계의 지원, 동기식/비동기식 설계 등이 가능하다.? 폭 넓은 기술 범위 : 시스템 레벨에서부터 논리회로

리포트 | 3페이지 | 2,500원 | 등록일 2011.11.20

다운로드 장바구니
논리회로실험) Mux and Demux 결과

하여 구현한다.- 이번 실험에서의 Demultiplexer는 1. 2 x 1 Multiplexer 에서와 달리 enable 이 없다.[ 그림 ] 1 x 2 Demultiplexer 회로 ... 때 i0 의 값에 영향을 준다.2. 실험 고찰1. 4 x 1 multiplexer의 회로를 구현하기 위해 Quartus II를 이용하여 회로를 구현한 후 ModelSim 값과 DE ... 결 과 보 고 서6주차실험 5 : MUX and DEMUX1. 실험 과정- 이번 실험은 Multiplexer ( MUX ) 와 Demultiplexer ( DEMUX ) 의 원리

리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
vhdl을 이용한 FPGA 킷에서의 디지털 시계 구현

Statement① Describe what is the problem.주어진 entity로 디지털 시계를 설계하며, pin할당 역시 주어진 pin table을 참고하여 할당 ... 한다. 세부 조건으로는 12:59:59초 다음은 13:00:00이 아닌, 01:00:00이 되고, 리셋시, 12:58:20초로 초기화가 되게끔 설계한다.② Describe how do

리포트 | 8페이지 | 3,000원 | 등록일 2009.11.12

다운로드 장바구니
vhdl을 이용한 RAM 설계

1. PurposeType 구문을 이해한 후, ROM 설계에 적용시킨다. ROM의 동작 특성을 이해 한 후 RAM에 적용시켜 Read&Write 기능을 하는 RAM을 설계할 수 ... 예제를 참고하여 Enable을 가지는 single-port RAM을 설계한다. 조건으로는 주어진 entity 및 testbench를 사용하며, clock 주기는 10ns이 ... 하게끔 설정하며, enable 값이 0일때는 전체 회로가 동작하지 않는다. Enable값이 1이 되면 비로소 회로가 동작하는데 we값이 0이면 읽기모드, 1이면 쓰기모드가 되도록 회로

리포트 | 6페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
[월오전1조]1주차 저항, 전류, 전압 측정 예비레포트

기초전자공학실험1실험날짜:조 :조원:1.Title저항, 전류, 전압 측정2.Name3.Abstract1. 전기전자회로 실험의 가장 기본적인 기기인 전원 장치와 멀티미터에 대해서 ... 설명한 후, 멀티미터를 사용한 전압, 전류, 저항 측정법을 실험한다.2. 저항의 성질과 종류를 이해하며 색띠로 표현된 저항값을 읽는 방법 및 저항값측정을 실험을 통해 습득한다.4 ... 중앙에 위치시킨다)만일 0 위치에 있으면 본인 회로가 short가 아닌데도 short로 나타날 수 있음.(3) Voltage - 전압 조정단자(원하는 출력 전압조정)(4) 전류계

리포트 | 15페이지 | 2,500원 | 등록일 2013.10.28

다운로드 장바구니

이전10개 72 73 74 75 767778 79 80 81 다음10개

파워링크

신청하기