"Decoder 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

7 segment stopwatch 설계 인코더 디코더 중앙대 7-segment

판매자 표지는 다운로드시 포함되지 않습니다.

"Decoder 설계" 검색결과 101-120 / 1,019건

7-segment / Decoder 회로 설계

설계실습 11. 7-segment / Decoder 회로 설계학과전자전기공학부학번조/이름담당교수수업시간실험일1. 목 적7-segment와 Decoder를 이해하고 관련 회로 ... 를 설계한다.2. 실험 준비물- 직류전원장치 1대- 멀티미터 또는 오실로스코프 1대- Bread Board 1대- 저항(330Ω) 8개- Decoder(74LS47) 1개- Hex ... Inverter(74LS04) 8개- 7-segment 1개- Toggle Switch 4개- 점퍼선 다수3. 설계실습 계획서(1) 7-segment/Decoder에 대한 진리표

리포트 | 3페이지 | 1,000원 | 등록일 2010.10.08

다운로드 장바구니
7-segment 표시를 위한 Decoder 설계

- entity의 끝architecture decoder of seven_segment_decoder is -- 설계 부분 선언begin -- 설계 부분 시작 선언process (input) ... 으로도 Decoder를 설계 할 수 있다.case input is -- case 문을 사용한다. 조건이 아닌, 논리식의 값에 따라 각 문장을 병렬 처리 하기 때문에 Decoder 설계에 유리 ... 를 사용. entity seven_segment_decoder is -- 사용할 데이터 타입들과 포트를 선언port( input : in std_logic_vector (0 to

리포트 | 4페이지 | 3,000원 | 등록일 2011.01.09

다운로드 장바구니
BCD 7-Segment Decoder 설계제안서

1. 명제▶ 7447 BCD 디코더 & driver, 7-segment를 이용하여 BCD to 7-segment decoder를 설계하고, 2진 입력을 BCD코드로 디코드 ... 하는 과정을 눈으로 확인할 수 있도록 회로를 설계하라.2. 각 칩의 명칭과 기능▶ 7447(BCD to 7 Segment Decoder/Driver)7447(74LS47)은 BCD입력 ... 을 받아서 FND에 숫자를 출력해 주는 FND 구동용 IC 칩이다. 7-Segment용 Decoder IC라고도 부르며, 2진수 4비트로 0~9까지 숫자를 입력하면 출력으로 A~G

리포트 | 6페이지 | 1,000원 | 등록일 2010.12.21

다운로드 장바구니
아주대학교 논리회로 설계 과제 1. 7 Segment Decoder vhdl

-7 Segment decoder를 이용해 학번을 출력-설계 방식은 if, case, with ~select, when 등을 택해서 설계-Block diagram

리포트 | 11페이지 | 1,500원 | 등록일 2013.11.28

다운로드 장바구니
VHDL로 구현한 해밍코드(Hamming code)의 인코더(encoder), 디코더(decoder) 설계

적으로 에러를 정정하여 원래의 비트로 되돌려주는 Decoder의 설계를 한다.관련이론 : Hamming code란 컴퓨터 스스로 데이터 오류를 찾아낼 수 있는 코드로, 수학자 리처드 ... 설계과정 : 주어진 information bit에 패리티비트를 추가하는 Encoder의 설계, 인코딩 되어진 12자리 비트에 에러를 의도적으로 추가하여 시뮬레이션 했을 때 자체

리포트 | 4페이지 | 5,000원 | 등록일 2013.12.29 | 수정일 2020.12.14

다운로드 장바구니
설계실습 11. 7-segment / Decoder 회로 설계 결과

설계실습 11. 7-segment / Decoder 회로 설계1. 설계실습 내용 및 분석(1) 설계실습 계획서 (3)에서 그린 7-segment 구동 회로를 토글 스위치를 추가 ... 하여 설계 및 구현하여라. 10가지 다른 입력 값에 대해 구현된 회로의 입력 단자와 출력 단자의 전압을 측정하여 토글 스위치 값과 일치하는지 확인하여라.2. 결 론(1) 설계실습 ... 이 잘 되었다고 생각하는가? 잘 되었다면 그 근거는 무엇이며 잘 안되었다면 그 이유는 무엇인지 기술하라.- 설계 실습이 잘 되었다. 이번 설계실습 계획서를 애노드형 7-segment

리포트 | 2페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
설계실습 11. 7-segment / Decoder 회로 설계 예비

설계실습 11. 7-segment / Decoder 회로 설계1.목적 : 7-segment와 Decoder를 이해하고 관련 회로를 설계한다.2.준비물직류전원장치1대멀티미터 또는 ... (3) Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계하라 ... 오실로스코프1대Bread board1대저항(330Ω)8개Decoder(74LS47)1개Hex Inverter(74LS04)8개7-segment1개Toggle Switch4개점퍼선

리포트 | 6페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
Matlab을 이용한 cyclic encoder 및 decoder 설계

vector를 입력하시오 M = ');% Generator polynomialsP = cyclpoly(N,K,'min')% Select Encoding or Decoding c ... ourse% 주어진 Codeword가 있다면 Encoding 과정없이 Decoding 가능% 변수 U는 Encoding으로 생성된 Codeword C는 Decoding 과정을 거친 ... Codeword% Error vector 입력시 N의 크기에 맞게 입력실시Select1 = input('어떤 과정을 진행하시겠습니까? 1. Encoder 2. Decoder 3

리포트 | 13페이지 | 3,000원 | 등록일 2010.06.03

다운로드 장바구니
xilinx를 이용한 디코더(Decoder)와 인코더(Encoder)설계

6주차 과제디코더(Decoder)와 인코더(Encoder)설계1. 설계 배경 및 목표6주차 실습은 디코더(Decoder)와 인코더(Encoder)의 정의와 작동 방식을 알며 조건 ... 의 정의를 다시 한 번 확인할 수 있다.4X2 인코더의 진리표ABD3D2D1D04X2 Encoder4X2 인코더 블록도3. 설계 내용 및 방법-case문을 사용한 decoder ... 를 가지게 선언.입력신호 A와 = 기호 이전값을 비교하여 성립할시 D 오른쪽의 값을 D로 할당3. 설계 내용 및 방법-with ~ select문 사용한 decoder entity

리포트 | 19페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
[Flowrian] One-to-Ten Decoder (TTL 7442)의 Verilog 설계 및 시뮬레이션 검증

TTL 7442 회로는 4개의 입력이 갖는 바이너리 값에 해당되는 출력만 ‘0’으로 출력되고 나머지 출력들은 ‘1’이 출력되는 디코더 회로이다.- 디코드는 코드화된 부호를 원래의 코드로 복귀시키는 회로이기 때문에 입력 단자의 비트수 합이 출력 단자의 비트수 합보다 적게..

리포트 | 10페이지 | 1,000원 | 등록일 2014.04.24

다운로드 장바구니
[디지털 설계 언어] [쿼터스 / Verilog 설계] 2x4 Decoder / 4x1 MUX Behavioral Modeling / D flip-flop

1. 2x4 Decoder① Dataflow Modeling코드컴파일 화면컴파일 후 Warning문장을 포함한 Message 화면총 4가지의 Warning문장이 나오는데 첫 번째는 단순히 소프트웨어 가입을 권하는 것이고, 2번째는Critical Warning으로 7개 ..

리포트 | 6페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

다운로드 장바구니
[Flowrian] One-to-Ten Decoder (TTL 7442) 회로의 Verilog 설계 및 검증

1. One- to- Ten Decoder (TTL 7442)회로의 Verilog 설계 및 검증동작 사양- TTL 7442 회로는 4 비트의 BCD 값을 입력 받아 그 값에 해당

리포트 | 10페이지 | 1,000원 | 등록일 2014.04.09

다운로드 장바구니
BCD TO 7-SEGMENT DECODER 설계 결과 보고서

설계 결과 보고서BCD TO 7-SEGMENT DECODER 설계Group:Subject:Professor:Major:Student Number:Name:Due Date:목 차1 ... 는다.(2) 4개의 스위치에서 받은 입력을 HD74LS47P에 설계된 LOGIC에 따라 DECODE한다.DECODE된 신호는 FND507로 이어진다.(3) FND507은 HD74LS47 ... P에서 받은 신호를 각각의 LED를 켜서 숫자를 표시한다.8. 설계과정BCD TO 7-SEGMENT DECODER의 설계 과정은 다음과 같다.(1) BCD TO 7-Segment

리포트 | 12페이지 | 2,000원 | 등록일 2010.12.21

다운로드 장바구니
2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비보고서 11장 7segment와 Decoder 회로 설계

아날로그 및 디지털 회로 설계 실습예비 보고서실습 11. 7-segment / Decoder 회로 설계조7조제출일2016-11-24학번, 이름11-1. 실습목적7-segment ... 와 Decoder를 이해하고 관련 회로를 설계한다.11-2. 실습 준비물부품Resistor 330Ω8개Decoder 74HC471개Inverter 74HC044개7-segment1개 ... switch4개사용장비오실로스코프1대브레드보드1개파워서플라이1대함수발생기1대점퍼선다수11-3. 설계실습 계획서11-3-1 7-segment/Decoder 진리표아래 7-s

리포트 | 5페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

다운로드 장바구니
[예비]7-segment / Decoder 회로설계

설계실습 11. 7-segment / Decoder 회로 설계1.목적7-segment와 Decoder를 이해하고 관련 회로를 설계한다.2.준비물직류전원장치1대멀티미터 또는 ... . 설계실습 계획서(1) 7-segment/Decoder에 대한 진리표를 작성하여라.입력출력ABCDabcdefgdisplay0000 ... 00011110001101111101(3) Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계하라.- pspice에 7-segment 소자가 없어서 시뮬레이션은 해

리포트 | 5페이지 | 1,500원 | 등록일 2008.11.17

다운로드 장바구니
[Flowrian] 3-to-8 Decoder (TTL 74138) 회로의 Verilog 설계 및 검증

동작 사양본 회로의 3개의 단자에 입력되는 이진수 값을 디코딩하여 그 값에 해당되는 출력 단자를 하나 선택하여 약속된 논리값을 출력하는 디코더 가능을 수행하는 조합논리회로이다. TTL 74183의 동작을 기능 테이블로 나타내면 아래와 같다. Enablr단자 - G1, ..

리포트 | 7페이지 | 1,000원 | 등록일 2012.07.13

다운로드 장바구니
[Flowrian] 3-to-8 Decoder (TTL 74137) 회로의 Verilog 설계 및 검증

1. 3-to-8 Decoder(TTL 74137)회로의 Verilog 설계 및 검증* 동작 사양- 본 회로는 3개의 단지에 입력되는 이진수 값을 디코딩하여 그 값에 해당 ... 되는 출력 단지를 하나 선택하여 약속된 논리값을 출력하는 디코더(Decoder) 회로 이다. 일반적으로 디코더 회로는 조합논리회로이나 본 회로는 입력 신호가 유효하지 않을 때는 마지막

리포트 | 8페이지 | 1,000원 | 등록일 2012.06.05

다운로드 장바구니
[Flowrian] BCD to 7-Segment Decoder (TTL 7448)의 Verilog 설계 및 시뮬레이션 검증

들로 구성된 조합논리회로도가 제공되지만 본 문서에서는 레지스터 전송 수준 (RTL, Register Transfer Level)에서 동일한 논리를 구현하도록 설계한다. 논리회로 ... 는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설계를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다.TTL 7447 회로와 논리적 동작 ... 은 동일하나 7 세그멘트를 Active High 로 구동시킨다는 점이 다르다.즉, 논리값 `1` 에서 세그멘트 LED 가 켜진다는 의미이다. 설계는 Verilog 언어를 이용

리포트 | 10페이지 | 1,000원 | 등록일 2012.05.07

다운로드 장바구니
[Flowrian] BCD to 7-Segment Decoder/Driver (TTL 7447)의 Verilog 설계 및 시뮬레이션 검증

- TTL 7447 회로는 4 비트의 BCD 값을 받아 7 세그멘트 (segment) LED를 구동하는 신호로 변환하는 디코더 회로이다.- TTL 7447 회로에 대한 문서에는 게이트들로 구성된 조합논리회로도가 제공되지만 본 문서에서는 레지스터 전송 수준 (RTL. R..

리포트 | 10페이지 | 1,000원 | 등록일 2012.05.07

다운로드 장바구니
Max+ 7 세그먼트 디코더 ( 7 Segment decoder) 설계

]entity ud_decoder4_10Vector isport( Ain : in std_logic_vector(3 downto 0); Dout : out ... std_logic_vector(9 downto 0));end ud_decoder4_10Vector;- ... -===============================================[Define Entity]architecture sample of ud_decoder4_10Vector iscomponent ud_and4 port(in1, in2, in

리포트 | 5페이지 | 1,000원 | 등록일 2007.03.29

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기