"회로설계도"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

저항,전압,전류 op amp 설계 브레드보드 PWM 예비3 두더지 잡기 pspice LPF와 HPF 설계 예비 atmega128 피아노

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계도" 검색결과 101-120 / 10,162건

판매자 표지

[고려대학교 디지털시스템실험] - 모든 주차 A+ 결과보고서 총집합

및 설계 방식에 대해 알아본 후, 다음과 같은 그림의 회로를 설계해보는 실험을 수행하였다. input에 대한 t1, t2, result의 논리표는 다음과 같다.회로도대로 설계한 후 ... 다.회로도대로 설계한 후, 테스트벤치를 통해 올바르게 설계되었는지 확인해본 결과, 정상 작동함을 확인할 수 있었다.해당 테스트벤치는 A,B가 각각 (0,0) / (1,0) / (1 ... 실험제목 Verilog, Quartus 툴 사용방법실험목표 Verilog 사용법을 이해하여 설계한 회로의 동작을 검증한다. 실험결과해당 주차에서는 Verilog의 기본적인 문법

Non-Ai HUMAN
| 리포트 | 45페이지 | 2,500원 | 등록일 2022.12.24 | 수정일 2023.01.02

다운로드 장바구니
판매자 표지

기초 회로 실험1 제19장 전압분할 및 전류분할 회로 설계(결과레포트)

= 1.82Ω이 된다. 그리고 인가 전원에 15V를 인가한 회로를 구성하면 Part (a)에 해당되는 회로도를 그릴 수가 있다. (b) 과정 A3의 설계전압, 전류의 계산 값 ... 전기회로 설계 및 실험1 결과 레포트 제목: 19장 전압분할 및 전류분할 회로 설계 제목: 제19장 전압 분할 및 전류분할 회로 설계 실험 결과 및 토론 (1-1) 위 왼쪽 사진 ... 으로부터 전압 분할기, 전류분할기의 회로 설계가 성립을 하는지를 확인을 하는 것이다. 위 실험에서는 실험A처럼 회로를 구성을 했을 때 나오는 부하전류와 R2에서의 전류값을 측정을 한

리포트 | 7페이지 | 1,500원 | 등록일 2025.06.26 | 수정일 2025.07.01

다운로드 장바구니
판매자 표지

전기회로설계실습 4장 예비보고서

_{L}은 0.983mA 가 나온다.3.2(a)V _{Th}와R _{Th}를 이론적으로 구하고 Thevenin 등가회로를 설계하여 회로도를 제출하라. (b)R _{Th}의 전압과 전류 ... {3300+1200} =1093.14로R _{Th}는 1093.14 Ω이다.Thevenin 등가회로의 설계도는 다음과 같다.(b)V _{L} = {330} over {330+1093 ... 전기회로 설계 실습예비보고서4장. Thevenin등가회로 설계1. 목적Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.2. 준비물* 기본 장비

리포트 | 5페이지 | 1,000원 | 등록일 2024.08.16

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 4차 예비보고서

와 함께 제출하시오.은 3-1-(A)에서 설계한 Wien bridge oscillator 회로도이다.의 time-domain 출력 파형을 확인하면 sine파가 출력된다.하지만 발진 ... 아날로그 및 디지털 회로 설계 실습예비보고서설계실습 4. 신호발생기소속중앙대학교 창의ICT공과대학 전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.10.05제출날짜 ... Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계 하시오. 그림 4-1

리포트 | 9페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서

- HDL을 사용해 설계를 할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성한다.- 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test ... 과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능하다. ... - Behavioral level : 진리표와 같이 case를 이용하여 이루어지는 설계, 복잡하고 용량을 많이 차지한다는 단점으로 인해 사용을 지양하는 편이나, 회로의 동작을 가장 정확하고 쉽

리포트 | 6페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서

- HDL을 사용해 설계를 할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성한다.- 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test ... 과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능하다. ... - Behavioral level : 진리표와 같이 case를 이용하여 이루어지는 설계, 복잡하고 용량을 많이 차지한다는 단점으로 인해 사용을 지양하는 편이나, 회로의 동작을 가장 정확하고 쉽

리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 1 실험결과보고서

하다.- HDL을 사용해 설계를 할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성한다.- 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험 ... HDL과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능 ... - Behavioral level : 진리표와 같이 case를 이용하여 이루어지는 설계, 복잡하고 용량을 많이 차지한다는 단점으로 인해 사용을 지양하는 편이나, 회로의 동작을 가장 정확하고 쉽게 설계하는 데에 있어서 좋다.

리포트 | 4페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
[A+]전자회로설계실습 예비보고서 9

-Series 구조의 피드백 증폭기를 설계하고 실험한다.2. 준비물 및 유의사항3. 설계실습 계획서3.1 Series-Shunt 피드백 회로 설계그림 1 Series-Shunt 피드백 ... 회로도(A) 그림 1 회로를 simulation하기 위한 PSpice schematic을 그린다. 전원 전압원은 12V로 고정하고 입력저항 및 부하저항을 1kΩ, 피드백 저항은

리포트 | 9페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[예비보고서] 1.초전형 적외선 센서

-Pass Filter(DC-block, 3-dB freq.=5 Hz)를 R과 C를 이용하여 설계하시오. (C 값은 10uF 고정)(답안)초전형 적외선 센서(RE200B)의 회로도 ... 한다면 3.18kΩ의 저항을 이용하여 Filter를 설계할 수 있다. 회로도는 다음과 같다.1-3-2 Op-amp 반전증폭기를 2-stage로 연결하여 적외선 센서의 출력신호에 변화 ... V/V의 Gain을 가지는 회로를 설계할 수 있으며 회로도는 이하와 같다.1-3-3 1-3-2의 Op-amp의 출력신호를 이용하여 센서의 움직임 검출 신호를 LED 점등으로 확인

리포트 | 2페이지 | 1,000원 | 등록일 2023.01.03

다운로드 장바구니
중앙대 전기회로설계실습 예비보고서10

전기회로 설계실습예비보고서10장과목전기회로 설계실습교수명제출일2022.11.03. (목)학번성명RLC회로의 과도응답 및 정상상태응답1. 목적: 주어진 시정수를 갖는 RL회로 ... 을 측정하게 되면 임계감쇠가 되는 저항 값을 측정할 수 있다.3.6 RLC 직렬회로에서 CH1에 입력전압파형이, CH2에 R에 걸리는 전압파형이 나타나도록 측정하는 연결도를 그려서 ... 제출하라.3.7 RLC 직렬회로에서 CH1에 입력전압파형이, CH2에 L에 걸리는 전압파형이 나타나도록 측정하는 연결도를 그려서 제출하라.3.8 RLC 직렬회로에서 CH1에 입력전압

리포트 | 6페이지 | 1,000원 | 등록일 2023.08.28

다운로드 장바구니
판매자 표지

[A+] 중앙대 전기회로설계실습 3차 예비보고서

-(a)에서 설계한 회로의 3V 출력 단자에 1 ㏀의 등가부하가 병렬로 연결하였을 경우의 회로도는 아래의 와 같다. 이 경우에 총 저항의 값은 , 회로 전체에 흐르는 전류의 값은 이 ... 를 고려하여 설계목표를 만족하는 분압기를 설계하고 회로도를 도시하라.우선 분압기의 전류 값을 구해야 한다. 유부하 분압기에서 분압기 전류는 작을수록 전체의 효율이 좋기 때문에 보통 ... 설계실습 3. 분압기(Voltage Divider) 설계예비보고서전기회로설계실습 0x분반 x조xxx, 20xxxxxx1. 목적부하효과를 고려한 분압기(Voltage Divider

리포트 | 6페이지 | 1,000원 | 등록일 2023.01.19

다운로드 장바구니
판매자 표지

[A+예비보고서] 설계실습 8. MOSFET Current Mirror 설계

을 OrCAD로 설계하여 회로도를 제출한다.(Ω으로 설계)(E) PSPICE를 이용하여 시뮬레이션하고, 시뮬레이션 값을 다음 표에 작성하라.(Bias Point로 설정하고 시뮬레이션 ... 전류원을 OrCAD로 설계하여 회로도로 제출한다. (=500Ω 으로 설계)(C) PSPICE를 이용하여 시뮬레이션 하고, 시뮬레이션 값을 다음 표에 작성하라.SimulationSimulation2.346 V4.876 V4.692 V10.25 mA10.25 mA ... 실습 계획서3.1 단일 Current Mirror 설계* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.그림 1의 회로와 같이 Current Source에서 , 로

리포트 | 7페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
광운대학교 전자회로및물성실험 설계 오디오레벨미터 결과ppt

3 조 설계 결과 보고서 오디오 레벨 미터 설계1 2 3 4 5 6 상세 설계 및 최종 회로도 설계 과정 및 결과물 데모시나리오 트러블슈팅 예산 일정 및 조원 역할 Q A 목차ㄴ ... 상세 설계 및 최종 회로도 설계 과정 및 결과물 데모시나리오 트러블슈팅 예산 일정 및 조원 역할 Q A Chapter 1. 상세 설계 및 최종 회로도상세 설계 및 최종 회로도 ... 를 통한 동작 모드와 볼륨 크기 출력 ( 추가 )상세 설계 및 최종 회로도 설계 과정 및 결과물 데모시나리오 트러블슈팅 예산 일정 및 조원 역할 Q A 1. 설계 아이디어 1( 잡음

Non-Ai HUMAN
| 리포트 | 48페이지 | 10,000원 | 등록일 2021.09.25 | 수정일 2021.09.28

다운로드 장바구니
판매자 표지

[A+결과보고서] 설계실습 4. Thevenin 등가회로 설계

전기회로설계실습 결과보고서설계실습 4. Thevenin 등가회로 설계이름(학번):조 번호:실험 조원:실험날짜:제출날짜:요약. Thevenin 등가회로를 설계, 제작, 측정 ... 적으로 쉽게 구할 때 매우 유용하게 적용된다. Thevenin 등가회로는 어떠한 복잡한 회로라도 하나의 전압원과 하나의 임피던스로 나타낼 수 있다2. 설계실습 결과4.1RL에 걸리는 전압 ... 가 발생한 것으로 추측된다.(c)회로의 구성의 위의 회로도처럼 구성을 하였고 측정 값과 이전에 측정했던 값들을 표로 나타내면 이러하다.4.33.14.1오차(기준:4.3)전압0.325V

리포트 | 4페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
Thevenin 등가회로 설계 결과보고서 (보고서 점수 만점/A+)

요약:복잡한 회로도를 간단하게 만들어 주는 Thevenin 등가회로를 이해하고 설계하였다.실험의 전반적인 내용은 ① Thevenin 등가회로 이론으로 이상적인 상황에서 계산 ... 하여 구한 ��에서의 전압, 전류 값을 구한다. ② 이론과 똑같은 회로를 실제로 설계하여 DMM으로 ��의 전압, 전류를 구한다. ③ 설계한 회로에서 ��ℎ, ��ℎ를 구하 ... 여 Thevenin 등가회로를 설계한 후 이 회로에서의 ��에서의 전압, 전류의 값을 구한다. 이렇게 구한 ①,②,③의 값들을 각각 비교한다. 실험 결과오차율 모두 약 1% 내외였다. 따라서

리포트 | 8페이지 | 2,000원 | 등록일 2023.01.06

다운로드 장바구니
4. MOSFET 소자 특성 측정 결과보고서

4. 설계실습 내용 및 분석(결과 report 작성 내용)4.1 MOSFET 회로의 제작 및 측정(A) 그림 1의 회로를 제작하여라. 이때, !=1MW으로 설정한다. 또한, DC ... Power Supply를 회로에 연결 전에 ! = 0, " = 5로 조정 후 Output OFF 후에 연결한다.그림 1. MOSFET 소자 측정 회로도 그림 2. 실제 회로 연결

리포트 | 5페이지 | 1,000원 | 등록일 2025.07.22

다운로드 장바구니
판매자 표지

중앙대 전기회로설계실습 예비보고서2 (보고서 1등)

DMM을 추가한 회로를 설계하여 회로도를 작성하라.※보고서 작성상 편의를 위해 교재의 DC Power Supply 그림을 사용한다. 아래 그림에서 A 는 output 1을, B ... 위한 DMM을 추가한 회로를 설계하여 회로도를 작성하라. 단, 회로도에 기준점을 표시하라.output 1의 (-)단자와 output 2의 (+)단자를 연결하면 두 단자 사이의 전압 ... V)의 내부저항을 측정하는 회로와 절차를 설계하라. (단, 가능한 한 측정에 의한 전력소비가 최소가 되도록 10Ω 저항과 Pushbutton을 사용하라.)① 건전지의 전압을 측정

리포트 | 5페이지 | 1,500원 | 등록일 2023.06.26

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험3_예비

Amp를 이용하여 3개의 입력신호에 대해 add하는 회로 설계OP Amp를 이용하여 2개의 입력신호에 대해 subtract하는 회로 설계배경이론OP AmpOP Amp ... 에서 을 병렬로 연결하여 입력신호를 Add하는 회로 설계실험을 통해 동작을 검증실험3Inverting Closed-Loop의 과 에 2개의 입력 신호를 넣어서 입력 신호 ... 를 Subtract 하는 회로 설계실험을 통해 동작을 검증실험 장비컴퓨터Power supply오실로스코프함수발생기RLC 회로브레드보드저항OP amp전선예비보고서예비보고서1실험에 사용할 741

리포트 | 11페이지 | 1,500원 | 등록일 2025.03.10

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서12

아날로그 및 디지털 회로설계실습(실습12 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 12. Stopwatch 설계 (동기순서 논리회로)실습날짜2021 ... .12.06. 17시교과목 번호제출기한2021.12.05. 24시작성자제출날짜(이클래스)2021.12.02.1. 목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로 ... , 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다.2. 실습 준비물부품

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

중앙대 전기회로설계실습 예비보고서4 (보고서 1등)

고 Thevenin 등가회로를 설계하여 회로도를 제출하라.그림 4Thevenin 등가회로를 설계하기 위해서는 무부하 상태에서의 a, b 사이의 전압을 알아야 하고, 전원을 없앤 ... 설계실습 4. Thevenin등가회로 설계3. 설계실습 계획서그림 1그림과 같이 이 부하인 bridge회로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려 한다 ... .3(a) Thevenin 등가회로를 실험적으로 구하려고 한다. 를 구하는 실험회로를 설계하고 실험절차를 설명하라. 전압계(DMM)의 위치를 명시하라.그림 71) DMM을 전압

리포트 | 6페이지 | 1,500원 | 등록일 2023.06.26

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기