"래치"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

래치와 플립플롭 플립플롭의 기능 Latch와 Flip Flop 래치 ATmega128 DDR

바로가기

래치 독후감 - 래치 관련 독후감 2건 제공

판매자 표지는 다운로드시 포함되지 않습니다.

"래치" 검색결과 101-120 / 1,037건

실험 9. 래치와 플립플롭 결과보고서

고찰JK갑에 따라서 출력의 값이 바뀌는 것을 아 수 있었다. LED를 통해 0혹은 1의 풀력을 확인해 보았으며 그 경과값을 이론적인 값과 비교해가며 실험하였다 이론적으로만 알고 있던 배경을 직접실험을 통해서 확인해 본 결과 더 기억에 오래 남고 정리가 확실히 되었다.

리포트 | 8페이지 | 5,000원 | 등록일 2012.03.18 | 수정일 2017.03.12

다운로드 장바구니
d래치 &d플립플롭 verilog

1. 실험목적순차회로의 기본인 D래치와 D플립플롭을 Reset기능이 있는 32비트 Resettable flipflop으로 설계하고 순차회로 Verilog 설계의 기초를 배워본다 ... Flipflop3.구현내용(1)Design SpecificationD 래치I/O configuration구분이름bit설명Inputclk1bitclockInputd32bitInput ... flipflopInstancerd_flipflop1bit Resettable D flipflop(2)Source code32비트 D래치module d32latch(d,clk,q);//32비트 D래치

리포트 | 24페이지 | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
설계실습 9. 래치와 플립플롭 예비

설계실습 9. 래치와 플립플롭1. 목 적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 실험 준비물- 직류전원 ... catching 문제는 펄스-구동 Flip Flop은 Timing Problem을 유발한다. clk이 1인 동안 예상하지 못했던 주 래치의 입력 스파이크는 주 래치를 set ... 하고, clk가 1→0 일 때에 종 래치와 output을 set하게 된다. 여기서 한번 set되면 Flip Flop이 reset되기 전 까지는 처음 set된 상태로 남게 된다.따라서 이

리포트 | 4페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
설계실습 9. 래치와 플립플롭 결과

설계실습 9. 래치와 플립플롭1. 설계실습 내용 및 분석(1) [그림 1]의 회로를 TTL 7400을 사용하여 구성하라.ClkRS그림 1. RS 래치(2) 만들어진 래치에 입력값 ... ) 본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약하라.- RS 래치 회로와 Edge-triggered RS 플립플롭 회로를 구성하였고 RS 래치 회로 ... 계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양을 만족하는가? 그렇지 않았다면 그 이유를 분석하라.- 그림 1. RS 래치 회로는 Clk에 펄스 신호를 인가하지 않

리포트 | 2페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
실험5_플립플롭 및 래치

Chapter 1. 관련 이론(Theoretical Background)■실험목적순차식 논리회로의 기본 소자인 플립프롭과 래치의 여러종류(D 타입, T 타입, RS 타입, JK ... 타입)에 대한 기능의 차이를 알아보고 동작조건을 확인한다.■래치 [ latch ]시간적으로 변화하는 레지스터 및 카운터,데이터 신호 버스상의 디지털 정보를 원하는 시각에 판독 ... 과 클록을 이용하지 않 고 입력 신호로 직접 설정하는 직접 세트형의 플립플롭 등이 있다.■래치의 종류1.D(Data)플립플롭한 개의 입력을 가짐RS 플립플롭에 NOT 게이트를 추가해서

리포트 | 5페이지 | 1,000원 | 등록일 2009.10.26

다운로드 장바구니
래치-멀티-디멀티

7404를 이용한 디멀티플렉서 회로이다.입 력출 력EBA0XX1*************110111010111110111래치(Latch)회로래치(Latch)는 기본적인 플립플롭의 회로 ... 의 한 종류로서 2개의 NAND 또는 NOR 게이트로 구성할 수 있으며, 이를 NAND 게이트 래치 또는 NOR 게이트 래치라고 한다. NAND 게이트 또는 NOR 게이트의 연결 ... 의 안정상태가 있고, 어떤 조건의 전기 자극(트리거)에 의해 한 안정상태에서 다른 안정상태로 전이하는 회로를 말한다.)S-R 래치 회로에는 S(set)와 R(reset)로 표시

리포트 | 6페이지 | 1,500원 | 등록일 2009.09.08

다운로드 장바구니
Lab(5) 플립플롭 래치 IC 실습

처럼 동작하는 장치인 래치(latch)가 달려있다. Data enabled 상태일때 Input Data 에 따라 실시간으로 Output 값이 변화한다. 그러나 Latch enabled

리포트 | 16페이지 | 1,500원 | 등록일 2010.06.23

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험 14 D래치와 D플립플롭

실험 14D래치와 D플립플롭실험 목표래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.4개의 NAND 게이트와 하나의 인버터로부터 게이트 ... 된(gated) D 래치 구성과 테스트.D 플립플롭의 테스트 및 래치와 플립플롭에 대한 몇 가지 응용 회로 조사.사용 부품적색 LED녹색 LED7486 4조 XOR 게이트7400 4조 ... 를 가지고 있다는 것이다.그림 14-1 S-R 래치 래치(latch)는 기본 메모리 장치로서 데이터를 잃지 않고 유지시키는 데 피드백(feedback)을 사용하며, 인버터 두 개

리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
실험 5. 래치와 플립플롭 예비보고서

실험 5. 래치와 플립플롭예비보고서(1) NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오.1. 래치란?순차회로는 현재의 입력 ... 다. 래치는 기본적인 플립플롭을 말하며 NOR게이트를 사용하여 구성할 수 있고 NAND게이트를 사용하여 구성할 수 있다.2. R-S latch회로< 회로도 >3. 동작 원리NAND ... 게이트로 구성된 래치 회로에 대한 동작을 분석해보면 먼저 회로에서 S=1, R=1 Q=0 Q'=1 상태를 가정하자.S=0 으로 변화시키면 출력은 Q=1, Q'=0이 된다. 다시 S

리포트 | 5페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
실험 5. 래치와 플립플롭 결과보고서

- -실험 5. 래치와 플립플롭(1) 예비과제 (1)에서 구한 R-S latch를 구성한 후 출력을 측정하라.< R-S latch 회로도 >< 회로 구성한 모습 >< 인가한 전압 ... >결론적으로 NAND게이트로 구성된 래치회로에서는 입력S와 R이 Active low신호로 동작하여 S=1, R=1일 때는 회로의 출력 Q가 변하지 않으며 Q'도 변하지 않는다. S ... =0으로 하면 세트기능이 수행되어 출력 Q=1, Q'=0이 되고, R=0으로 할 경우에는 리셋기능이 수행되어 출력 Q=0, Q'=1이 된다. 물론 NAND 게이트로 구성된 래치회로

리포트 | 8페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
[Flowrian] 래치와 플립플롭들의 Verilog 설계 및 시뮬레이션 검증

순서논리회로를 설계하는데 가장 기초가 되는 여러가지 종류의 래치와 플립플롭을 소개한다.가장 간단한 SR 래치의 논리회로도에서 출발하여 D 래치, D 플립플롭, T 플립플롭 ... 에서 래치와 플립플롭을 Verilog 언어로 모델링된 코드도 제공되고 있다.모든 모듈들은 Verilog 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다.

리포트 | 37페이지 | 2,500원 | 등록일 2011.09.02

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'

실험목적-여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.-R-S Flip-Flop과 그의 변형형은 D F/F, J-K F/F를 구성해보고 동작특성을 이해해본다.2.실험결과실험 1 R-S F/F- C가 High 인 동안에 입력이 출력에 반영된다.SRC..

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'

고 동작특성을 이해해본다.이론●Latch(래치)-래치는 비동기 기억소자로써, Enable인 동안 입력에 따라 출력이 변한다.●Flip-Flop(플립플롭)-플리플롭은 클럭을 입력받는 기억

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
Lab#5]플립플롭 래치 IC 실습

/디지털공학 및 설계_기계공학과_2011Digital Engineering and Lab.Dept. of Mechanical Engineering2011.05.12(목)오후반, 성명 : 신 호 영 학번 : 200810211 제출마감: 2011. 5. 20(금)[Lab...

리포트 | 17페이지 | 1,000원 | 등록일 2011.06.02

다운로드 장바구니
실험 5. 래치와 플립플롭(Latch & Flip-Flop)

< 예비보고서 : 실험 5. 래치와 플립플롭(Latch & Flip-Flop) >< 목 적 >여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.< 질문사항 >(1 ... 신호 D를 인정하고 출력이 바뀌고, 그 외에 입력 신호 D자체의 변화는 무시한다. 래치는 클럭 신호가 1(Active High) 혹은 0(Active Low)상태의 모든 신호를 다 데이터 D로 인정한다.

리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습9-(래치와 플립플롭)

이론부 요약RS 래치 - 출력Q가 1인 경우 SET, 출력 {bar{Q}} 가 1인 경우 RESET이라 한다. S, R 모두 0인 경우 현재 상태의 값을 유지한다. R과 S

리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습9-(래치와 플립플롭)

설계실습 9요약 : RS LATCH는 아래와 같은 회로 구성을 띄고 있으며 이에 따른 동작-Table을 확인하는 실험을 하였다. 결과적으로 거의 일치함을 알 수 있었으며 이론부와 다른 것이 있었다면 ‘S와 R이 1인 경우는 출력은 모두 0에 해당되며 “금지된 입력”으로..

리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
[공학]래치 및 플립플롭

의 메모리 소자 플립플롭(Flip/Flop), 래치(Latch) 일반적인 메모리 소자 : RAM, ROM 등조합논리회로디지털 회로에서 게이트로 구성되어 단순하게 신호의 흐름에 따라 ... (Set-Reset) 래치와 D 래치Qy(t)RNAND1NAND2Sy(t)2개의 NAND 게이트를 사용해서 한쪽의 출력을 다른 측 NAND 게이트의 입력에 연결한 회로 구성 ... 와 반전출력 로 구성* NAND Latch논리회로심볼QQ21(a)RSSRQQ(b)NAND 래치의 진리표Q(t+1) 1 Q(t) 이전상태의 유지 0 1 1 Set State 0 0

리포트 | 12페이지 | 1,000원 | 등록일 2007.05.31

다운로드 장바구니
실험5. 플립플롭 및 래치

디지털논리회로 실험예비 레포트한양대학교전자정보시스템전공 3학년실험5. 플립플롭 및 래치학 번2003040520성 명우 재 홍관련이론디지털 회로는 조합회로와 순차회로로 구분할 수 ... 다양하게 구성할 수 있다.○ 래치(Latch)기본적인 플립플롭(basic flip-flop)을 말하며, 그림1과 같이 NOR 게이트를 사용하여 구성할 수도 있고, 그림2와 같이 ... 회로의 동작을 분석하기 위해 먼저 래치 회로는 초기(시간 t0)에 입력 SR=00, 출력 QQ'=01 값을 가지고 있으며, NOR 게이트의 전달지연시간은 Δt 라고 가정하자

리포트 | 5페이지 | 1,500원 | 등록일 2008.05.25

다운로드 장바구니
[논리회로실험] 플립플롭과 래치

1. 실험목적- 순차식 논리회로의 기본 소자인 플립프롭과 래치의 여러 종류(D타입, T타입, RS타입, JK타입)에 대한 기능의 차이를 알아보고 동작조건을 확인한다.2. 관련이론 ... 1) RS 래치(RS-Latch)그림과 같이 2개의 입력을 가진 한 쌍의 NOR 게이트로구성되며 입력단자 R는 Reset, S는 Set의 첫 글자를 딴것으로, 출력을 각각 Q와 Q ... 또는S에 1을 가하면 출력이 1이되고 NOR 게이트는 이와반대로 1이 되므로 쉽게출력의 결과를 얻을 수 있다.NAND 게이트를 사용한 기본적인 RS 래치RS동작상태(Q)00부정

리포트 | 3페이지 | 1,000원 | 등록일 2008.05.13

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기