"컴퓨터논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

컴퓨터구조 전전설2 센서입력처리 디지털논리회로 plc제어 양자컴퓨터 딥러닝 컴퓨터활용능력 컴활1급 필기 ALU

"컴퓨터논리회로" 검색결과 1,081-1,100 / 3,014건

판매자 표지는 다운로드시 포함되지 않습니다.

아주대 논리회로 실험 래치와 플립플롭 예비

의 기본 구성요소이다. 컴퓨터의 주기억장치나 CPU 캐시, 레지스터를 구성하는 기본 회로중 하나이다. 조합 회로를 단순하게 하여 조합 논리를 실현하는 회로가 아니고, 입력에 대하 ... 논리회로 실험 예비보고서실험6. 래치와 플립플롭1. 실험 목적1) Latch와 Flip flop에 대하여 알아본다1) Lacch 와 Flip flop의 차이점에 대하여 알아본다 ... EnableC가 HIGH인 동안에 입력이 출력에 반영된다.2)플립플롭(flip-flop)플립플롭(flip-flop)은 1비트의 정보를 보관·유지할 수 있는 회로이며 순서논리회로

리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
[A+] 기초공학실험 레포트 자동차 경보기 시스템

함수를 이용한 수식과 같음을 알 수 있다.→ 위의 수식을 회로도를 만들기 위한 논리 게이트 수식으로 변환하면( K and bar{R} and bar{D} and O ) or ( K ... 지연을 제외하고는 진리표를 통해 얻은 값과 일치함을 알 수 있다.5. 결 론사실상 이번 실험은 실제 실험 기구를 이용한 실습이 아닌 단순히 컴퓨터 프로그램을 이용해 회로도를 짜고 그 ... and R and D and B )or ( K and R and D and O and bar{B} )4. 회로도< Waveform ＆ Simulation >→ 위의 회로도 및

리포트 | 4페이지 | 1,500원 | 등록일 2015.03.29

다운로드 장바구니
실험4결과 MUX&DMX

결과가 같아짐을 짐작할 수 있다.실험에서 만든 Demultiplexer는 4X1인 단순한 형태이다. 단순 논리 소자를 이용한 회로와 IC를 사용한 결과 모두 예상과 들어맞았다.3 ... 적으로 이루어지는 모습”을 관찰해야 했다. Demultiplexer가 선택적 출력을 할 때, 회로의 저항이 바뀌는 기초적인 “데이터 선택”이 이루어지는 것을 확인하는 실험이었다. 컴퓨터 ... X1 Multiplexer와 1X4 Demultiplexer를 구성하는 것에 착안, 두 논리 회로를 breadboard에 따로 구성한 후, 같은 Select signal을 줄 수

리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
디지탈 컴퓨터 설계

_1 barX_0 IR_0이다. 이 결과에 따라 그림 9-8과 같은 논리조합회로를 구성한다.(c) Register와 PLA(Programmable Logic Array ... 디지탈 컴퓨터 설계9.1 마이크로 동작의 정의컴퓨터의 동작은 여러개의 명령(Instruction)으로 구성된 프로그램(program)에 의해 제어되고 실행된다. 하나의 명령은 한 ... 에 따라 결정하고, 사용 플립플롭은 D-FF으로 한다. 무정의항(Don't care항)은 d로 표시했다.표 9-1 기본적인 컴퓨터의 상태표현 재 상 태입 력차 기 상 태플립 플롭X3

리포트 | 21페이지 | 5,000원 | 등록일 2017.12.30

다운로드 장바구니
논리회로실험) 부울대수의 간소화 예비보고서

을 이해한다.2. 기본 실험 이론* 부울대수란 ??- 부울대수란 컴퓨터 회로설계에 있어 회로에서 사용하는 기본 기호 (AND, OR, NOT 등의 논리연산자)를 사용하여 대수 ... 적으로 표현 할 수 있도록 취급하는 것이다. 부울대수는 디지털 논리 설계에서는 필수적으로 사용되는 지식이다. 디지털 논리에서는 원하는 함수를 가진 회로를 정확하게 실행할 수 있 ... 하여 AND, OR, NOT 와 같은 기본적인 논리 회로 Gate를 사용하여 회로를 설계하는 방법이다. HDL 과정( 회로에 대한 구성 , 동작을 기술 )을 거치지 않고 , 설계

리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로설계실험 프로젝트 7 segment 스탑워치

논리회로설계 설계 보고서 #21. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.7segment에 표시되는 스탑워치를 설계 ... 더 많은 데이터가 요구된다.컴퓨터의 경우에 BCD코드를 사용하면 십진법의 계산이 가능하다 하지만 사람이 계산할 경우 BCD코드를 십진법으로 변환 한 후에 다시 BCD코드로 변환해주 ... 어야 하는 단점이 있다.십진수를 이진수로 나타내기 위해서는 나눗셈을 시행하는 복잡한 회로가 요구되기 때문에, BCD코드는 10진 출력을 요하는 회로나, 마이크로프로세서에 주로 사용

리포트 | 15페이지 | 3,000원 | 등록일 2015.04.17 | 수정일 2016.03.26

다운로드 장바구니
아주대 논회실 논리회로실험 실험5 결과보고서

1. 실험 과정 및 결과-실험결과 기록 및 정리-2x4 Decoder이 회로를 브레드보드에 구현한 결과S1=0 S2=0 S1=0 S2=1S1=1 S2=0S1=1 S2=1S1S2D ... 1D2D3D*************100100111000:실험 결과가 예비보고서의 실험 예상과 일치한다. 2x4 Decoder는 2개의 입력을 받아 4개의 출력을 나타내는 회로인데 ... 을것이다. 그리고 S1과 S2를 이진수로 봤을 때 출력 값이 한 칸씩 옮겨지는 것을 확인하였다. 이를 이용해 컴퓨터가 사용하는 이진수를 Decoding을 통하여 우리가 쓰는 십진수

리포트 | 9페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
논리회로설계실험 ALU & multiplier (결과보고서)

, 감소), 논리연산(AND, OR, XOR, NOT), 시프트연산을 수행할 수 있는 회로로, 총 12가지의 연산을 할 수 있게 만들어 준다. 그 연산의 종류는 다음과 같은데 어떤 ... 을 ALU라고 한다. 이것은 산술연산과 논리연산을 하는 유닛이다.외국어 표기Arithmetic and Logic Unit(영어)ALU arithmetic and logic unit 산술 ... 논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)이번 실험에서는 산술연산, 논리연산, 시프트연산을 수행하는 8비트

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
부산대학교 컴퓨터프로그래밍 중간고사 요점정리

컴퓨터프로그래밍 중간고사 요점정리제 1주 컴퓨터의 구성 및 Fortran언어의 개요4 - 11-1 컴퓨터의 구성?컴퓨터란?- ‘Compute(계산하다)’에서 유래- 전자계산 ... )→ 직접회로(잭). 컴퓨터의 크기 작아짐. 운영체제 널리 사용되어 한 컴퓨터에서 여러 개의 프로그램을 동시에 돌림- 제 4세대(1971~1980)→ 대규모 직접회로(LSI). 4004칩 ... 고 있다.제 2주 Fortran 입문 및 입출력 문2-1 일반적인 컴퓨터 용어?칩- 그 안에 전기회로가 새겨진 작은 실리콘조각.- 칩은 각 면에 약 1/4인치의 크기 안에 수천 개

리포트 | 4페이지 | 1,000원 | 등록일 2014.07.11

다운로드 장바구니
항공전자계기의 종류별 구성 및 작동기능에 대하여 설명하시오.

컴퓨터에 결합하는 데에는 데이터 근원의 변화 및 계사 회로의 변 경이 필요하기에 부조종사가 조작하기 쉬운곳에 기능 선택기 위치함, 계기판에는 조 종사에게 컴퓨터의 동작기능을 알리 ... 어느 장치를 선택하는가라고 하는 것)을 할 수 있게 되어 있다.? 중앙 대기 자료 컴퓨터 (CADC：Central Air Data Computer)-입력정보① 정압② 트랜스듀서 ... 는 지시의 총합화와 함께 각 관련 시스템의 고장이나 운항에 따른 상태를 나타내고 경고하는 논리의 집합과 이론화를 포함할 수 있는 계기 장비가 만들어지고 있다. 또, 플라이트 디렉터

리포트 | 6페이지 | 1,000원 | 등록일 2016.12.15 | 수정일 2017.04.16

다운로드 장바구니
2012년 1학기 디지털논리회로 기말시험 핵심체크

제1장 컴퓨터와 디지털 논리회로1. 디지털 시스템 (1) 시스템의 정의(2) 아날로그와 디지털1) 데이터의 표현 방법① 아날로그 방식: 데이터를 연속적인 값(continuous ... 로 유지되므로 높은 안정성 ⑤ 견고성: 잡음 등에 강함 ⑥ 정확성: 논리적인 처리로 정확한 결과 도출 (3) 디지털 시스템의 설계 및 논리회로① 회로설계(circuit design ... 컴퓨터) 3) 디지털 시스템의 장점① 편리성: 데이터가 숫자로 입 · 출력 ② 융통성: 실행순서의 조정이 가능 ③ 단순성: 시스템 설계가 단순 ④ 안정성: 0과 1

방송통신대 | 68페이지 | 7,500원 | 등록일 2012.06.20

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Multiplexer design

개의 입력 데이터 중에서 하나를 선택하여 출력으로 내보내는 논리회로이며 데이터 선택기(data selector)라고도 한다. 이 때 데이터의 선택은 선택입력에 의해서 제어된다. 2 ... ) 장치를 들 수 있다. 보다 일반적인 측면에서 볼 때, 입력 측에 어떠한 신호가 있는가를 탐지해서 표시해 주는 직접회로 또는 논리소자로 구성된 회로 등을 통틀어 복호기라고 할 수 있 ... 컴퓨터 공학 기초 설계 및 실험2 보고서실험제목: Multiplexer design제목 및 목적제목Multiplexer design목적멀티플렉서(multiplexer)의 동작원리

리포트 | 10페이지 | 1,500원 | 등록일 2015.04.12

다운로드 장바구니
실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling

. Introduction1) Purpose of this LabVerilog HDL의 사용방법을 숙지하고 이를 이용하여 직접 논리회로를 설계, 제작할 수 있다. Gate primitive ... 직관적으로 설계할 수 있다. Input과 Output이 Gate를 통해 변하기 때문에 Delay가 생긴다.최상위 추상화 수준에서의 회로 설계로써, 논리적 회로를 구조적으로 평가할 때 ... 전자전기컴퓨터설계실험Ⅱ분반 : 문용삼 교수님주차 : 5주차과목 : 전자전기컴퓨터설계실험Ⅱ학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기-목차-1

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
판매자 표지

넷마블 QA인턴 자소서

수강했던 전공 기초과목들을 나열하고, 그 중 가장 관심이 있었던 과목과 그 이유를 서술하여 주세요..C언어, JAVA, 네트워크, 회로이론, 디지털논리회로, 리눅스 등 많은 하드 ... 를 지니게 되었습니다.인생을 통틀어 가장 열정적으로 몰두했던 경험에 대하여 서술하여 주세요.제가 P.R.D.A컴퓨터 동아리에서 회장을 맡았을 때 다른 동아리에 등수가 밀려 지원금도 부족

자기소개서 | 2페이지 | 3,000원 | 등록일 2015.09.12

다운로드 장바구니
컴퓨터 구조 오상엽 저 이한출판사 1장 주관식

컴퓨터구조 1장1. 양논리와 음논리의 차이를 설명하시오.- 양 논리 : 논리1은 높은전압- 음 논리 : 논리0은 낮은전압2. 배타적 논리합의 진리표, 논리식을 작성하시오.진리표 ... 00011110001101011100110000101001→ X'Z'+Y'W'9. F(X,Y,Z) = ∑(0,1,2,6)을 논리곱의 논리합, 논리합의 논리곱 형태로 표현하고 논리회로를 작성하시오.-논리곱의 논리합(카르마도표)YZX ... 00011110011111→ F=X'Y'+YZ'-논리곱의 논리합(논리회로)-논리합의 논리곱(카르마도표)YZX00011110001000→ F'=XY'+YZ, (F')'=(x'+y)(y'

리포트 | 6페이지 | 1,000원 | 등록일 2014.04.06

다운로드 장바구니
실험4예비 MUX&DMX

회로이다. 주로 원격지에 위치한 다수의 단말을 하나의 통신회선에 집약하여 센터측 호스트 컴퓨터에 연결하는 용도로 사용한다. STDM MUX와 TDM MUX가 주로 데이터통신에 이용 ... 동작을 확인한다.- 다수의 호스트컴퓨터 또는 단말기에서 작성된 데이터를 하나의 통신회선을 이용, 전송할 수 있게 해주는 회 로장비인 멀티플렉서와 디멀티플렉서의 역할에 대해 생각 ... 한다.2. 이론MUX는 디지털통신의 다중화장치인 Multiplexer의 약자로, 여러 입력 신호 중 선택제어 신호에 의해 어느 하나의 입력신호를 출력신호에 전달하는 데이터 선택 논리

리포트 | 5페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
전전컴설계실험1-5주차결과

와 Oscilloscope의 사용방법을 숙지하고 컴퓨터(P-Spice)를 이용해 전기회로의 시뮬레이션을 해 볼 것이다. 실험1에서 function generator를 사용하기 전에 초기화를 하 ... )Essential Backgrounds for this Lab -교과과정내의 전기적 회로에 관한 많은 실험을 하기 앞서 기본 실험 장비의 사용방법을 숙지하고 컴퓨터를 이용한 회로 ... 하여 시간에 대한 회로의 전압, 전류,디지털 회로의 논리상태 등의 과도상태를 계산한다. - Monte Carlo/Worst-Case : 어떤 영역 안에서 모든 소자의 모델 파라미터를 임의

리포트 | 46페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
5주차 예비보고서(UART와 AD컨버터)

는 수신 신호의 상태가 논리 ‘1’에서 논리 ‘0’으로 변하는 하강 에지, 즉 시작비트를 기다린다. 하강 에지를 검출하면 UART는 이 때부터 카운터를 사용하여 내부 신호의 펄스 수 ... 를 세기 시작한다. 신호의 각 비트가 변하는 순간은 전압이 불안정하므로 UART는 가능하면 각 데이터 비트의 한 가운데에서 입력의 논리 값을 읽는 것이 안정적이다. 시작 비트 ... 가 검출된순간 이후 8 클럭 싸이클 지점에서 시작 비트의 상태를 다시 검사한다.만일 이 값이 논리 ‘0’이 아니라면 UART는 이것이 글리치 (glitch) 의한 가짜 시작 비트(s

리포트 | 16페이지 | 2,000원 | 등록일 2014.07.08 | 수정일 2023.09.07

다운로드 장바구니
기초전자공학실험2 Adder (가산기)

를 덧셈하기 위해 사용되는 논리 회로이다. 반가산기는 2개의 입력(비트)을 받고, 다시 2개의 출력을 생성한다. 출력은 2개의 출력, 즉 합(sum)과 자리올림비트(carry bit ... Digit Adder를 구현한다. Full Adder를 응용하여 2 bit Subtractor(감산기)를 구현한다.4.BackgroundHalf Adder (반가산기)컴퓨터로 이진숫자 ... )를 생성한다. 반가산기는 자리 올림비트를 출력할 수는 있지만 앞의 덧셈으로부터 자리 올림 비트를 받을 수는 없다. 전가산기를 밑에서 언급하겠지만, 컴퓨터는 2개의 반가산기를 전가산

리포트 | 34페이지 | 1,000원 | 등록일 2014.07.09

다운로드 장바구니
논리회로설계실험 FSM moore LCD (결과보고서)

한 기계. 현재의 컴퓨터는 이 유한 상태 기계에 속한다.②유한 개의 상태와 이런 상태들 간의 변환으로 구성된 계산 모형.③동기 순차 회로를 기술하는 추상화 모델. 입력에 의해 상태 ... 1. Introduction-state the problem what you solved(a brief summary)>>FSM이란?[컴퓨터] ①가질 수 있는 상태의 수가 유한 ... 를 바꾸면서 출력을 갖는다.[전화교환] 축적 프로그램 교환기의 프로그램을 구성하는 순차적 활동. 이러한 활동들은 논리적인 상태들의 진행으로 기술되는 호출 과정을 가진다. 유한 상태

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니

이전10개 50 51 52 53 545556 57 58 59 다음10개

파워링크

신청하기