"레지스터 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 전자계산기 구조 verilog ssafy 스텝 모터 구동기 디지털시스템실험 중앙대 마이크로 쉬프트 레지스터 atmega128 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"레지스터 설계" 검색결과 921-940 / 2,202건

16진 Ripple Gray Counter

연속 카운터 값사이에 1비트의 값만 변화(토글)시키면서 상태값을 증가(감소)시키는 Gray 계수기를 System Verilog를 이용하여 설계파일을 구현한다.설계파일의 기능외 ... 에도 테스트 벤치 파일 기능을 수행할 수 있도록 초기화 블록도 포함시키고이의 기능을 동작할 수 있도록 시스템 베릴로그의 데이터 자료형 중 네트형 변수와 레지스터형 변수의 기능을 함께

리포트 | 3,000원 | 등록일 2013.02.04

다운로드 장바구니
판매자 표지

공학사학위논문_전동식 하지 틸팅기구_캡스톤프로젝트

설계32.1 이론적 배경32.2 설계 필수 부품들42.2.1 릴레이 모듈42.2.2 마이크로 프로세서62.2.3 3축 가속도 센서 모듈112.2.4 그 외 부품들13제 3 장 ... 성 한가지로, 마이크로컨트롤러, 시프트 레지스터, SD카드 등의 소형 주변 장치 사이에 데이터를 전송 하기 위한 기능이다. 특징으로는 동시에 송수인이 가능하며, I2C에 비하 ... -모듈 두 개는 라이브러리에서 크기나 기능이 맞는 부품을 찾을 수 없었고 직접 설계를 진행했다. 설계를 진행하는데 있어서 가장 중요한 것은 당연히 부품의 크기를 재는 것이다. 만약

논문 | 32페이지 | 20,000원 | 등록일 2023.02.16 | 수정일 2023.06.09

다운로드 장바구니
VHDL를 활용한 EE ATM 설계하기

이 만들어지려면 전자공학의 디지털 논리 설계가 꼭 들어가야 하는데, 이는 시스템 설계에 매우 중요한 부분을 차지한다. 그래서 우리는 무인시스템에 디지털 논리설계를 인용해 보고자 ATM ... (Automatic Teller Machine)을 설계하고자 한다. 이를 통해 디지털 회로 설계의 실생활에서의 활용을 경험해보고 개선사항을 제시함으로써 한 단계 더 발전한 ATM ... 며, E(Enable : 모듈 선택 신호), R/W(입력/출력 선택), RS(내부 레지스터 선택)의 제어선을 통해 제어된다. Vdd와 Vss에 +5V 전원을 넣으면 모듈이 동작

리포트 | 20페이지 | 2,000원 | 등록일 2013.08.11

다운로드 장바구니
d 플립플랍 8비트레지스터

D-flip flops D_FF Library IEEE; use IEEE.std_logic_1164.all; entity d_ff is port( D, CLK : in std_logic; Q, Qbar : out std_logic ); end d_ff; architec..

리포트 | 5페이지 | 1,500원 | 등록일 2012.10.30 | 수정일 2014.08.14

다운로드 장바구니
프랑크로이드라이트 자료ppt

) 사무소 시카고 오디토리엄 빌딩 Chicago Auditorium Building 」 (1886~1889) 설계에 참여 주택설계의 대부분을 담당 5 시카고학파의 거장 설리번 ... 하우스 ( Robie House), 라킨 빌딩 (Larkin Building), 유니티 템플 (Unity Temple) 등이 설계 된 곳 1972 년 미국 국가지정 사적지 ... (National Register of Historic Places ), 1976 년에는 미국 국가 유적 (National Historic Landmark ) 에 등록 현재 매년 5 월 홈

리포트 | 42페이지 | 5,000원 | 등록일 2016.07.07 | 수정일 2016.10.05

다운로드 장바구니
명품 브랜드 렌탈 사업계획서

* 시설기본 컨셉 설정 - 규모 - 시설수준 - 서비스 ( 레벨 ) * 제품의 종류 - 물품에 따른 대여료 결정 * 건물에 관한 허가 *지목에 관한 허가 55 일전 * 점포설계 ... * 설비 공사 * 진열 위치 설계확정 레이아웃 , * 폐쇄회로 계획 * 확정 제품 결정 * 제품에 따라 필요한 진열대 리스트 결정 45 일전 * 전기공사 ( 분전함 설치 ) * 간판 ... 설계 - 디자인 - 구조 - 인허가 * 간판발주계약 * 진열 장비 제작확인 ( 사이즈 , 기능 외 ) * 탈의실 공간 조정 및 설비 *고객 휴식 의자 선정 * 제품 촬영 * 진열대

리포트 | 22페이지 | 4,000원 | 등록일 2017.05.23

다운로드 장바구니
전전컴설계실험2-10주차 결과

의 CTC Mode를 사용하여 기준 CLK을 분주하면 되는데 CTC Mode 중 ICR(Input Capture Register)3 레지스터가 TOP으로 정확히 50% 유지 ... egment에 숫자가 표시되면서 Piezo에서 해당하는 소리를 내는 회로를 직접 설계 실험해본다.(2)Essential Backgrounds for this Lab-7 Segment숫자 ... 에 Veliog 코드를 이용하여 4-bit up/Down counter With 7Segment 를 설계한다..2. 4-bit up/Down counter With 7Segment

리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)

< 예비보고서 : 실험 6. 시프트레지스터와 카운터 (Shift Register & Counter) >< 목 적 >시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해 ... .시프트 레지스터를 상태도가 순환형태인 상태기계를 구성하기 위해서 조합논리와 결합시킬 수도 있다. 이러한 회로를 shift-register counter라 부른다. 이진 계수기 ... ounter)의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아본다.< 질문사항 >(1) 시프트레지스터로 만들어진 링카운터의 구조와 동작원리에 대해 조사하라

리포트 | 5페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
[Flowrian] Mealy & Moore 타입 Level-to-Pulse 변환기의 Verilog 설계 및 시뮬레이션 검증

가지 종류의 설계가 제시된다. * Mealy 타입 상태도의 레지스터 전송 수준 설계 (2절) * Mealy 타입 논리회로도의 구조 수준 설계 (3절) * Moore 타입 ... 상태도의 레지스터 전송 수준 설계 (4절) * Moore 타입 논리회로도의 구조 수준 설계 (5절)각각의 설계에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계 ... 된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의하여 시뮬레이션으로 검증하였다. 시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다.

리포트 | 18페이지 | 2,000원 | 등록일 2011.09.06 | 수정일 2014.08.19

다운로드 장바구니
Labview 구조문 1

이 있어 사용하고자 하는 설계에 맞게 선택하여 이용할 수 있다2.본론과제1) while loop 와 shift registers를 이용하여 프로그래밍1.1)은 지난 시간에 배운 난수 ... 한다. Labview의 여러 가지 구조문에 대하여 알아보고 그 이해를 바탕으로 설계를 진행한다. 그리고 수식 노드는 수학 방정식을 실행하는데 효율적인 방법으로서 복잡한 수식연산을 수행 ... 를 이용하여 전값과 전전값을 비교하여 전값이 전전값보다 큰 경우 불리언이 켜지도록 설계하고 1.3)에서 불리언이 켜진 횟수를 인디케이터를 이용하여 표현한다.과제2) 정수를 모두 더한 값

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.04

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 예비레포트

을 CPU 캐시나 중앙 처리 장치의 레지스터 같은 비교적 소용량으로 고속성이 요구되는 곳에 사용하고 주 기억에는 주로 디램을 이용하는 것처럼 기억 계층을 구성해서 다른 회로방식의 기억 ... 하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다. 논리 회로 시스템 설계에서 경우에 따라 래치의 입력을 반영할 시점을 조절할 필요가 있다. 즉, 입력 신호가 들어와도 입력 시기

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
타이머와 PWM 결과보고서

를 버저에 입력하여 여러 가지 소리를 내도록 설계하는 실습이다. 결선방법은 MCU 모듈 포트 E의 PE3을 Audio 모듈의 PIEZO에 연결하고, MCU 모듈 포트 D의 PD0 ... , OCRnC 레지스터 값을 바꿔가면서 출력비교에 의해 OCnA, OCnB, OCnC의 신호를 토글하게 되는 것이다.2. 검토 및 토의실습9(PWM으로 LED 밝기 조절)에서는 8비트

리포트 | 4페이지 | 1,500원 | 등록일 2015.11.09

다운로드 장바구니
ATmega128 을 이용한 잔상 텍스트 디스플레이 ( 코드포함)

설계과제 주제- 마이크로프로세서를 이용한 LED 제어 작품제작 -1. 설계 목적◎ 마이크로프로세서를 이용하여 LED를 PWM 제어를 통해 회전 잔상 text 디스플레이를 만든 ... 를 표시 할 수 있다2. 설계 이론2-1 설계 방식◎ TImer/Counter0를 사용하여 PWM 제어를 한다.◎ 두 가지 인터럽트 모드가 있는데 이 중 Overflow ... interrupt를 통해 PWM 제어를 하고자한다.2-2. Timer/Counter Register (TCNT0)◎ 8Bit Counter로 timer clock에 따라 숫자를 센다. 0

리포트 | 8페이지 | 2,000원 | 등록일 2014.12.11 | 수정일 2015.10.29

다운로드 장바구니
[Flowrian] Braun Array Multiplier 회로의 Verilog 설계 및 시뮬레이션 검증

본 설계는 총 2개의 모듈로 구성된다. 최하위 모듈은 레지스터 전송수준 (RTL, Register Transfer Level)에서 설계되었고, 상위 모듈들은 하위 모듈들의 조합 ... 으로 구조수준에서 설계되었다.전가산기 : RT 수준 Verilog 설계 및 시뮬레이션 검증4x4 BAM 곱셈기 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 전가산기 배열로 구성되는 곱셈기 설계방식을 배울 수 있다.

리포트 | 14페이지 | 1,500원 | 등록일 2011.10.01

다운로드 장바구니
디지털 1장 예비보고서

기초전자회로설계및실험13주차 예비 보고서(논리회로의 기초 및 응용)학번성명1. 실험내용p139에 있는 논리회로에서 logic gate 부분에 여러 논리게이트를 넣어 실험하면서 p ... , 7486이다.2. 실험목표(1) 기본적인 디지털 논리 게이트를 사용해 봄으로써, 각각의 논리게이트의 특성과 성질을 파악하여 기초적인 논리회로를 설계, 이해 및 분석 할 수 있다.3 ... (flip-flip)류80번대가산기류90번대카운터, 레지스터류200번, 300번대100번대 이하 개량품74xx 시리즈AND74_08 (14PIN)OR74_32 (14PIN)NOT

리포트 | 11페이지 | 1,000원 | 등록일 2016.10.07

다운로드 장바구니
컴퓨터 구조 및 설계 [4판_ARM버전]_2장 요약

컴퓨터 구조 및 설계제 2장 명령어2.1 서론컴퓨터언어에서 단어를 명령어라 하고 그 어휘를 명령어 집합이라고 한다. 컴퓨터 언어는 다양해 보이지만 대체적으로 유사한 모양을 가지 ... 의 간결성 원칙과 부합한다. ①설계 원칙 1: 간단하기 위해서는 규칙적인 것이 좋다.2.3 피연산자산술 명령어의 피연산자에는 제약이 있는데 레지스터라고 하는 하드웨어로 직접 구현 ... 된 특수 위치에 있는 것만을 사용할 수 있다. 레지스터는 컴퓨터를 구성하는 벽돌과 같은 의미이다. ARM구조에서 레지스터의 크기는 32비트이다. ARM에서 32비트를 워드라고 부른다

리포트 | 6페이지 | 1,500원 | 등록일 2011.10.23

다운로드 장바구니
[Flowrian] 최대공약수 계산기의 Verilog 설계 및 시뮬레이션 검증

본 설계는 최대공약수 (GCD, Greatest Common Divisor)을 계산하는 모듈을 레지스터 전송수준과 구조수준의 두가지 방식으로 에서 Verilog 언어을 사용 ... 하여 설계하고 시뮬레이션으로 검증한다.논리회로도 구조는 데이터패스만으로 구성되어 매 클럭 마다 반복계산을 하여 최대공약수를 구하는 방식으로 설계되었다. 레지스터, 멀티플렉서와 비교기 ... 와 뺄셈기 등의 모듈들로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의

리포트 | 28페이지 | 2,500원 | 등록일 2011.09.05

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) 순차회로 보고서

Shift Register 총 5가지의 모듈을 설계하고 시뮬레이션하여 결과를 확인한다.코딩을 하기에 앞서 각 모듈의 기능을 자세히 알아본다.@1. Gated D Latch 코딩래치 ... FPGA를 이용한 디지털시스템 설계 REPORTSequential Circuits 설계11. 실험목표이번 실험의 목표는 Sequential Circuit(순서회로)를 설계한 후 ... 시뮬레이션하는 것이었다.2. 실험이론이번 실험에서 설계할 Sequential circuit(순차회로)란 출력값이 현재의 입력값만으로 정해지지 않고 이전에 기억하고 있는 값과의 관련

리포트 | 19페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
2017 경북대학교 전기전자실험 PLC제어 A+보고서

시킨다화. ladder diagram 은 잘 이해 된 회로 설계 개념을 기반 으로 뛰어난 그래픽 표현을 가진다.2. 우수한 디버깅 tool. ladder diagram에서 사용할 수 ... 게 프로그래밍 할 수 있고. 비트 단위의 I/O 처리와 인터락 등에 매우 편리하다.단점 1. 일반적으로 ladder diagram 은 단일메모리 비트 또는 레지스터로 메모리를 지정

리포트 | 10페이지 | 1,500원 | 등록일 2017.12.30

다운로드 장바구니
Lab1 motor

를 사용하여 얻은 위치 신호를 feedback 받으며 원하는 위치로 제어하기, 4) 엘리베이터를 동작시키기 위한 적절한 feedback 위치 제어기를 설계하기 와 같은 단계를 포함 ... 한다.Problem StatementDC 모터와 Microcontroller를 사용하여 6층 건물을 위한 엘리베이터 위치 제어 시스템을 설계 및 구현한다. Digital ... 는 속도라고 생각할 수 있고 이를 이용하여 모터의 현재 회전 각도를 계산할 수 있다. 여기서 Counter 1,3의 TCTN1,3 레지스터는 총 16Bit이므로 Disk Slot

리포트 | 18페이지 | 5,000원 | 등록일 2012.08.30

다운로드 장바구니

이전10개 42 43 44 45 464748 49 50 51 다음10개

파워링크

신청하기