"레지스터 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 전자계산기 구조 verilog ssafy 스텝 모터 구동기 디지털시스템실험 중앙대 마이크로 쉬프트 레지스터 atmega128 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"레지스터 설계" 검색결과 901-920 / 2,202건

[Flowrian] 4-Bit Binary Full Adder (TTL 7483)의 Verilog 설계 및 시뮬레이션 검증

- TTL 7483회로에 대한 문서에는 게이트들로 구성된 조합논리회로도가 제공되지만 본 문서에서는 레지스터 전송 수준(RTL, Register Transfer Leverl)에서 동일한 논리를 구현하도록 설계한다.

리포트 | 8페이지 | 1,000원 | 등록일 2012.05.05

다운로드 장바구니
마이크로 과제1-2

requestsei();//SERG 레지스터 최상위 비트 1설정}void delay_us(unsigned int time_us){register unsigned int i;for(i=0;i ... REPORT(마이크로프로세서응용 및 실험)제출일자: 학번:이름:조 :설계과제(1) 모든 스위치 입력 처리는 인터럽트만 사용-입력 : push switch ?2개-출력 : LED ... egment 출력이면 표시 숫자 증가Ⅰ. 설계 목표7-segment와 LED를 설계과제에 맞게 구현 될 수 있도록 회로를 설계하고프로그램 소스를 설정하여 interrupt를 이용해 원

리포트 | 14페이지 | 1,000원 | 등록일 2012.04.01

다운로드 장바구니
판매자 표지

실험19 카운터 회로 예비보고서

동기식 카운터의 구조와 동작원리를 이해한다.(2) 동기 계수기의 구조와동작을 이해한다.(3) 임의의 mod 동기 계수기를 설계하는 방법을 익힌다.(4) 증계수, 감계수 및 증/감계수 ... 신호가 병렬로 연결되어 있어 한 번의 클럭펄스의 변화가 동시에 각 단의 트리거 시키므로 순간적 동작형의 카운터라고 할 수 있으며, 고속 카운터에 이용되고 설계방법은 다음과 같 ... 다.① 설계하고자 하는 카운터의 계수 표를 만든다.② 원하는 단수에 필요한 입력을 갖는 동기식 카운터를 그린다.③ 계수 표와 여기 표를 사용하여 각 단의 J와 K 입력에 대한

리포트 | 9페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
[디지털시스템실험(Verilog)] Register 예비보고서

- Register실험목표① NAND게이트를 사용하여 SR Latch를 설계한다.② SR Latch를 사용하여 D Flip-Flop을 설계한다.③ D Flip-Flop을 사용하여 2 ... -read port / 2-write port / 16 register를 가지고 있는 register file을 설계한다.실험준비물ModelSim(HDL Simulator)기본지식 ... -Flop를 미리 코딩해보았다.③ Register의 설계이번 실험에서 구현해야 할 General purpose register는, 32bit register 16개와 적당

리포트 | 3페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
한성대 문정과 메타데이터 중간

확인, 점검Register : 등록Side labels : 옆에 붙어있는 것 (예: 미술관에 옆에 붙은 것)메타데이터 작업지식 자원의 특징을 표현하는 데이터를 추출하고 수집, 축척 ... , 식별, 접근, 선택, 평가콘텐츠 생산자 : 설명제공, 콘텐츠의 정보제공, 이용촉진콘텐츠 관리자 : 효율적 관리, 효율적 제공메데 설계절차기술 : 정보자원을 식별, 접근할 수 있 ... , 축척수집하여 축척할 지식자원의 특징을 결정 (속성 결정)각 지식 자원의 특징을 분석, 조사 (지식자원의 분석, 속성치)조사한 특징을 기술 ( 속성치 기술)메데 설계 절차기술

시험자료 | 10페이지 | 2,000원 | 등록일 2018.08.15

다운로드 장바구니
[비트][레지스터][64비트][비트동기][GPS][비디오스트림]비트와 레지스터, 비트와 5비트, 비트와 64비트, 비트와 비트동기,비트와 GPS(위성항법장치),비트와 비디오스트림

비트와 레지스터, 비트와 5비트, 비트와 64비트, 비트와 비트동기, 비트와 GPS(위성항법장치), 비트와 비디오스트림 분석Ⅰ. 비트와 레지스터1. STATUS 레지스터1 ... ) IRP2) RP1, RP03) TO4) PD5) ZERO6) DC7) C2. I/O 레지스터(레지스터 파일 5, 6h에 위치 - PORTA, PORTB)3. TRIS 레지스터4 ... . OPTION 레지스터(81h에 위치)1) RBPU2) INTEDG3) T0CS4) T0SE5) PSA6) PS2:PS05. INTCON 레지스터(0Bh, 8Bh에 위치)1) GIE2

리포트 | 11페이지 | 5,000원 | 등록일 2013.02.22

다운로드 장바구니
[논리회로실험]부울대수의 간소화

알고리즘을 바로 사용함으로써 모듈을 구현한다. C프로그래밍과 매우 유사하다.2. 데이터 플로워 레벨데이터 흐름을 명백히 나타냄으로써 모듈을 구현한다. 설계자는 하드웨어 레지스터 사이 ... 설계, 검증, 구현등 여러 용도로 사용할 수 있다.C언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 있도록 만들어졌다. 'if'나 'while' 같은 제어 구조도 동일 ... 다. 그 문법은 C 프로그램 언어와 유사하기 때문에 C 프로그램에 경험이 있는 설계자라면Verilog HDL을 배우는데 별 어려움이 없을 것이다.2. Verilog HDL은 하나의 동일

리포트 | 2페이지 | 1,500원 | 등록일 2013.11.22 | 수정일 2020.12.31

다운로드 장바구니
아주대논리회로실험 7장시프트레지 예비보고서(기본구성+빵판+예상결과)

레지스터(shift register) & 링카운터(ring counter)◎ 시프트레지스터레지스터는 일종의 데이터 기억 소자이다. 그 중에서 시프트 레지스터는 clock에 따라 정보 ... 레지스터와 링 카운터의 동작 원리와 특성을 이해한다. 또한 2진 시스템에서의 숫자 표시를 이해하고 2진 카운터에 대해 알아본다. 이를 바탕으로 비동기식카운터 (asynchronous ... 가 한 번에 한 자리씩 이동하는 기억소자이다. IC 시프트 레지스터는 쌍안정 MV(MultiVibrator) 들의 종속 접속으로 이루어져 있는데 그 동작은 R-S F/F 의 R-S

리포트 | 8페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
순차회로 설계 - FSM 예비보고서

과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - FSM담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 22논리 ... 회로설계 실험 예비보고서 #9실험 9. 순차회로 설계 - FSM1. 실험 목표- FSM의 의미와 그 종류인 Mealy, Moore machine에 대하여 알고, 그 작동법을 이해 ... 현상을 고려하여 실생활에 활용 가능한 커피 자판기를 설계한다.2. 예비 이론(1) FSM- 유한 상태 기계(finite-state machine, FSM) 또는 유한 오토마톤

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 15장. 비동기식 카운터 예비레포트

플립플롭에서 Q출력을 설계한 회로이다.그레이코드 카운터그레이코드 카운터란 동시에 하나의 비트만 변하지 않게 코드를 할당해서 디코드시의 스태틱 하자드 (단시간의 스파이크장의 잡음 ... )를 방지한 것이다.비가중 카운터비가중 카운터란 각비트에 수치화 평가가 없는 것이다. 선형 피드백 시프트 레지스터라고 불리는 임의의 값을 적재한 플립플롭의 비트열을 클럭펄스마다 이웃 ... 를 설계하시오.비동기식 카운터는 T 또는 JK 플립플롭들이 직렬로 연결된 회로구성을 갖는다. 카운터를 구성하는 각 플립플롭의 출력이 다음 단 플립플롭의 클록입력으로 연결된다. 카운터

리포트 | 4페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
논리회로실험 예비보고서6

lock 신호를 논리곱하여 두 신호 모두 ON 되었을 경우에 동작하도록 설계되어있다. 또한 두 소자 모두 전원이 있을 때만 정보를 보관하는 휘발성 기억소자이다. Flip-Flop ... 은 주기억장치 RAM이나 캐시, 레지스터를 구성하는 기본 회로이다.- R-S Latch with EnableSRCQ(t)001Q(t-1)0110: Reset1011: Set1111xx

리포트 | 11페이지 | 1,500원 | 등록일 2017.03.09

다운로드 장바구니
부경대 기계자동차공학과 마이크로프로세서 응용 및 실험 실험과제 2

) 인터럽트 관련 레지스터① GICR - General Interrupt Control Register외부 인터럽트를 사용하기 위해서는 GICR 레지스터에서 해당하는 인터럽트의 비트 ... .② MCUCR - MCU Control Register이 레지스터는 INT1과 INT0의 인터럽트 요청 레벨 및 에지를 결정하는데 이용하는 레지스터이다.원하는 에지를 요청 ... 하려면 다음 표와 같이 해당 비트를 맞춰주면 된다.③ GIFR - General Interrupt Flag Register이 레지스터는 인터럽트의 요청 상태를 나타내는 플래그로서 인터럽트

리포트 | 12페이지 | 2,000원 | 등록일 2012.12.24

다운로드 장바구니
판매자 표지

컴퓨터 네트워크 연습문제 풀이

,y,z) = ∑(5,6,11,15)15)다수 함수는 입력 변수의 값이 0보다 1이 많을 때, 출력으로 1을 갖는 함수이다. 세 입력을 가진 다수 함수를 설계하여라.20) 두 개 ... 의 플립플롭과 하나의 입력 x를 갖는 2비트 다운 카운터를 설계하라. x=0인 경우 카운터는 변화가 없고 x=1일 때 11,10,01,00,11의 순서로 반복된다.2장 디지탈 부속품3 ... 과 같은 시프트 레지스터로 직력 출력이 직렬 입력에 연결 되어 있다. 초기의 상태가 1000이라고 할 때, 각 시프트 후의 네 개 플립플롭 상태를 나열하여라.0null32space

시험자료 | 3페이지 | 3,000원 | 등록일 2015.04.24

다운로드 장바구니
Quartus 실습 - 7segment, Mux, Adder, Decoder

Report< Quarus 실습설계 >1. 6-bit Full_Adder (ripple carry adder)2. 6-bit Shift Register3. 7-Segment ... Register >> Source2. 6bit-Shift Register >> compile2. 6bit-Shift Register >> Simulation3. 7-Segment

리포트 | 9페이지 | 1,500원 | 등록일 2012.03.28

다운로드 장바구니
마이크로프로세서의 발전 과정과 컴퓨터 산업에 기여한 점 그리고 최신동향을 A4용지 2페이지 이내로 자세히 서술하라

다. 또한 산업체에서도 안전하고 경제적인 항공기, 자동차 제조에 있어서 일련의 원형들을 직접 만들어 실험하지 않고 계산 공학을 이용하여 설계를 하는 경우처럼 계산 공학의 비용 절감이 ... 로 사용되기도 한다. ALU(산술 연산, 논리 연산을 하는 회로), 레지스터(데이터의 일시 기억장치), 프로그램 카운터, 명령 디코더, 제어 회로 등의 장치가 1개의 칩(LSI ... 하며, 이들은 가로 세로가 각각 30cm 이내인 인쇄회로기판에 설치된다.이러한 마이크로프로세서의 발달은 컴퓨터의 설계 및 이용에 커다란 변화를 가져왔다. 즉, 특수분야에 이용하기 위한

리포트 | 2페이지 | 8,000원 | 등록일 2014.10.20

다운로드 장바구니
[Flowrian] Add-Shift 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증

본 설계는 Add-Shift 방식 곱셈기의 구조에 따라 레지스터 전송수준에서 Verilog 언어로 설계한다. 논리회로도 구조에는 승수와 피승수를 저장하고 시프트 하기 위한 2개 ... 으로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의하여 시뮬레이션으로 검증 ... 의 8비트 시프트 레지스터, 곱셈 결과를 저장하는 8비트 레지스터, 8비트 덧셈기, 2입력 멀티플렉서, 곱셈 종료를 검사하는 AllZero 모듈 및 Moore 타입의 유한상태머신

리포트 | 23페이지 | 2,500원 | 등록일 2011.09.03

다운로드 장바구니
[Flowrian] Fibonacci 행렬 생성 회로의 Verilog 설계 및 시뮬레이션 검증

Fibonacci 행렬값을 생성하는 회로를 설계하는데 하위 모듈로 사용되는 Ripple-Carry 덧셈기와 Register 는 파라메터를 도입하여 하나의 Verilog 코드 ... . Fibonacci 행렬 생성 회로의 사양2. 가변 가능한 Ripple-Carry 덧셈기의 Verilog 설계 및 검증3. 가변 가능한 Register 의 Verilog 설계 및 검증4. Fibonacci 행렬 생성 회로의 Verilog 설계 및 검증 ... 로 다양한 종류의모듈을 설계할 수 있도록 가변적인 Verilog 코딩을 하였다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1

리포트 | 15페이지 | 1,500원 | 등록일 2011.12.08

다운로드 장바구니
[Flowrian] Lookup Table 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증

본 설계는 총 3개의 모듈로 구성된다. 최하위 모듈은 레지스터 전송수준 (RTL, Register Transfer Level)에서 설계되었고, 상위 모듈들은 하위 모듈들의 조합 ... 으로 구조수준에서 설계되었다.8 비트 레지스터 : RT 수준 Verilog 설계 및 시뮬레이션 검증LUT 롬 : RT 수준 Verilog 설계 및 시뮬레이션 검증최상위 Lookup ... Table 방식 곱셈기 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 Lookup Table 을 응용하여 곱셈기를 구현하는 설계방식을 배울 수 있다.

리포트 | 16페이지 | 1,500원 | 등록일 2011.10.01 | 수정일 2014.08.19

다운로드 장바구니
IT와 경영정보시스템 과제물

가지 핵심 모듈1. ALU(Arithmetic / Logic Unit)2. Register3. Control UnitⅠ. 서 론컴퓨터 시스템 중 가장 중요한 중앙 처리 장치 ... 와 이러한 기능 장치를 효과적으로 이용할 수 있도록 설계된 소프트웨어로 구성된다.여기서 컴퓨터의 구성은 명령어가 처리되는 규칙을 정형화한 계산 모델을 하드웨어 소자를 이용해서 구현 ... 한 것으로서 명령어 집합구조로써 기술된다.즉 명령어 집합구조는 특정 계산 모델을 구체화한 프로세서의 구성으로서 명령어의 종류, 자료의 표현 양식, 자료의 크기 및 레지스터의 수

리포트 | 5페이지 | 5,000원 | 등록일 2014.05.20 | 수정일 2016.07.27

다운로드 장바구니
OSI 7계층에 대한 PPt

) 를 결합하여 공유할 수 있도록 한 장치 또는 복수의 프로그램이 공유하고 있는 레지스터 (register) 등이다 . 여러 가지의 컴포넌트를 조합하여 하나를 구축할 때 접속하는 상호 ... 형식프로그램에 의하여 액세스 (access) 되는 기억 장치 부분이나 레지스터 (register) 를 인터페이스라고도 한다 .[ 생물학적 유기체 조직 ] 인간관계론 욕구단계이론 ... 한다 . 인터페이스는 장치뿐만 아니라 LSI 를 사용한 인터페이스 회로 (interface circuit) 도 있고 , 여러 가지 기기와 접속할 수 있도록 설계되어 있는 범용형과 어떤 특정 기기

리포트 | 19페이지 | 1,000원 | 등록일 2014.05.31

다운로드 장바구니

이전10개 41 42 43 44 454647 48 49 50 다음10개

파워링크

신청하기