"디지털논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 디지털회로실험 실험12 멀티플렉서 전전설2 디지털집적회로 텀프로젝트 and or not 게이트 인코더 디코더

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로실험" 검색결과 921-940 / 2,328건

논리회로실험 결과보고서4 Multiplexer & Demultiplexer

을 나타내었는데, 이는 74HC139의 Active low 성질 때문이었다.? Active low란 Low 신호를 주었을 때 활성화 되는 성질을 말한다. 디지털 논리 회로 ... 는 것이다.(b)INPUTOUTPUTS1S0Y00D001D110D211D3이 실험은 74HC153을 이용하여 4×1 Multiplexer 회로를 구성해보는 것이었다. 회로 결선도 ... 었다.Part 2. Demultiplexer(a)이 실험은 74HC11과 74HC04를 이용하여 1×4 Demultiplexer 회로를 구성해보는 것이었다. 74HC11

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
A+ 디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 <디지털 시스템 실험 2주차 결과보고서>

을 FPGA를 통해 검증한다.실험결과1) MODULE 1의 예제구현하게 될 논리 회로이다. 베릴로그 코드Model Sim을 통해 시뮬레이션 하기위한 TB 코드토의2주차 실험은 간단한 논리 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목FPGA ... 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작

리포트 | 3페이지 | 1,500원 | 등록일 2017.01.01 | 수정일 2017.01.04

다운로드 장바구니
결과보고서 - Logic Gate

한 논리 회로를 구성해본다.2. 관련이론Logic Gate는 디지털 회로의 기본적인 요소로 대부분 2개의 입력과 하나의 출력으로 되어 있으며, 회로가 처리하는 데이터에 따라 각 단자 ... 된다.)[ Full Adder 구현하기 ]아래의 사진과 같이 회로를 구성한 후 동작을 시험해 보았으나 원하는 결과를 얻을 수 없었고 이후 여러 번 다시 회로를 구성하여 실험하였음에도 결과는 변 ... 는 2진수 0 또는 1이 되며, 0은 0볼트, 1은 +5볼트 정도 전압이 유지된다. 기본적인 논리 게이트에는 AND, OR, XOR, NOT, NAND, NOR, XNOR 등 7가지

리포트 | 5페이지 | 1,000원 | 등록일 2017.11.08

다운로드 장바구니
논리회로설계실습-FSM-예비보고서

논리회로설계 실험 예비보고서 #9실험 9. 순차회로 설계 - FSM실험 목표FSM의 두 종류인 밀리 머신과 무어 머신에 대하여 이해하고 VHDL에서의 사용법을 이해한다. 하드웨어 ... 하는 복잡한 회로를 말하는데 이는 출력이 현재의 입력 만으로 결정되는 것이 아니라 과거의 출력과 현재의 입력 상태 및 기억된 값에 따라 출력이 결정된다. 디지털 하드웨어를 설계할 때 제어 ... 된다. FSM을 디지털 하드웨어로 설계하는 경우에는 state 변수를 기억하는 레지스터 블록과 state 변수의 천이를 표현하는 함수와 출력 값을 결정하는 함수를 위한 조합 논리

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
전자회로실험 결과보고서3. MOSFET Logic

가 발생되었다.4. 실험을 통해 느낀 점 또는 통해 얻은 점디지털 논리회로는 BJT와 MOSFET의 두 가지 종류의 트랜지스터를 사용하여 구현할 수있다. 그래서 먼저 간단하게 1학기때 ... 결과보고서실험3. MOSFET Digital Logic Gate1. 실험회로NAND게이트NOR게이트2. 실험값NANDV _{A}V _{B}V _{OUT}004.096054 ... .096504.096552.2NORV _{A}V _{B}V _{OUT}003.3860505005503. 결과분석먼저 이번 실험에서는 MOSFET NAND회로와 NOR실험 두가지를 하

리포트 | 3페이지 | 1,000원 | 등록일 2017.05.01

다운로드 장바구니
시프트레지스터 예비보고서

실험제목시프트 레지스터실험목적순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터, 링 카운터, 존슨 카운터, 의사 불규칙 이진수열 발생기 등을 구성하고 각각의 동작 특성 ... 을 사용하여 주기 2^N-1의 의사불규칙 이진수열을 발생시키는 회로이다. 비록 출력이 불규칙하지만 본래의 상태가 반복되므로 의사불규칙이라는 이름이 붙여졌다.실험방법(1) 디지털 실험기판 ... 한다.(4) 74194 직렬 입력, 병렬 출력 시프트 레지스터를 이용하여 회로도 (b)를 구성하고, 절차 (1)~(3)을 반복하여 Qa~Qh의 논리상태를 측정하여 표 2에 기록

리포트 | 6페이지 | 1,000원 | 등록일 2018.03.18

다운로드 장바구니
논리회로실험 예비보고서1 Basic Gates

알아본다.실험이론? Logic gates디지털 회로의 가장 기본적인 요소로써 대부분이 두 개의 입력과 하나의 출력으로 구성된다. 처리하는 데이터에 따라서 각 단자는 2진수 상태가 되 ... 1. Basic Gates실험목적? Logic gates의 종류에 대해 알아보고, gate를 이용하여 회로를 구성하는 것에 익숙해진다.? Gate를 이용하여 회로를 구성 ... 다는 것이다. 이 Boolean algebra로 포현된 식이 바로 Boolean equation이다.? De Morgan 법칙논리회로에서 De Morgan 법칙은 AND 연산자

리포트 | 14페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 예비보고서>

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목Latch ... 하는 동기 회로이다.- D Flip-flop 회로+ 플립플롭은 저장 장치로서 1비트 논리의 처리 및 저장이 가능하므로 입력 신호는 2단자를 갖지 않아도 된다.+ RS 플립플롭 ... & Flip-Flop실험목표① SR Latch를 설계한다.② SR Latch를 이용하여 D-Type Positive-Edge-Triggered Flip-Flop을 설계한다.③ D Flip

리포트 | 3페이지 | 1,000원 | 등록일 2017.07.05

다운로드 장바구니
논리회로실험 예비보고서2 CMOS 회로의 전기적 특성

2. CMOS 회로의 전기적 특성실험목적실험이론? Logic levels & noise margins: 일반적으로 디지털 회로의 전압은 여러 가지 요인들(회로의 구성, 전원전압 ... 및 접지의 변화, 신호 간의 간섭 등)에 의해 이상적인 값에서 벗어나 변동할 수 있는데, 이와 같은 변동은 회로 동작에 전기적인 잡음으로 작용하게 된다. 논리 게이트가 전기적인 ... 신호의 변화에 대해 회로가 얼마나 빨리 반응하는가를 나타내며, 디지털 회로 동작 속도의 결정 요소이다.스위칭 특성의 파라미터들은 왼쪽 그림과 같으며, 다음과 같이 정의된다.- 하강

리포트 | 8페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
디지털실험 - 실험 1. 디지털 논리소자 결과

*결과보고서*실험주제실험 1. 디지털 논리소자조13조1. 실험 결과실험 1.트랜지스터를 이용한 인버터(Inverter)의 기본회로 구성에 대한 실험이다. 이론 상 0V(Low ... 으로써 원리를 알면 좀 더 빠르게 측정 할 수 있도록 도와준다.이번 실험은 트랜지스터와 다이오드를 이용해 디지털 논리소자의 기본 회로를 구성하여 값을 측정하는 실험이었다. 모든 실험 ... (5V)0 (0.004V)실험 2.트랜지스터와 다이오드를 이용한 OR게이트의 기본회로 구성에 대한 실험이다. 이 실험 또한 OR게이트의 진리표대로 값이 나오긴 했지만, 회로 상

리포트 | 5페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 래치와 플립플롭 결과 레포트 입니다

아날로그 및 디지털 설계 실습9# 래치와 플립플롭결과 레포트1. 목적순차식 논리회로의 기본소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아본다.2. 실험준비물부품수량 ... (Oscilloscope)1브레드보드(Bread Board)1함수발생기(Function Generator)1파워 서플라이(Power Supply)1DMM(Digital Multi ... Meter)14. 설계실습 내용 및 분석(1) [그림 1]의 회로를 TTL 7400을 사용하여 구성하라.(2) 만들어진 래치에 입력값을 넣어서 관찰될 수 있는 상태도를 그리고 예비보고서

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
실험2. 플립플롭 및 시퀀스회로의 기초

실험2. 플립플롭 및 시퀀스회로의 기초1. 개요시퀀스 회로의 기본 요소인 플립플롭의 동작을 익히고 간단한 시퀀스회롤 제작, 실험함으로써 디지털 시퀀스 회로의 기초를 습득한다.2 ... . 관련이론플립플롭의 기본동작-논리조합회로와 시퀀스 회로, 플립플롭논리게이트들의 조합으로 이루어진 논리조합회로는 어떤 입력이 가해지면 그 출력이 유일하게 한 상태로 결정된다. 즉 ... 입력과 출력 사이의 관계가 부울대수의 함수관계에 의해 결정되어 있다. 이에 반해 시퀀스회로라 불리는 회로는 출력이 그 시점에서의 입력에 의해 영향을 받을뿐 아니라 과거의 상태

리포트 | 8페이지 | 3,500원 | 등록일 2018.07.31

다운로드 장바구니
RAM, ROM 관련 실험 예비보고서 입니다.

실험 예비보고서- RAM,ROM -1. 실험이론(1) ROMROM이란 Read Only Memory를 의미한다. 읽는 기능 전용이며, 외부의 전원이 없어도 내용이 유지되는 비

리포트 | 3페이지 | 1,000원 | 등록일 2015.04.24

다운로드 장바구니
전자전기컴퓨터설계2 TTL gates Lab on Breadboard [결과레포트]

그림 SEQ 그림 \* ARABIC 5 AND gate와 AND gate 진리표디지털 논리 회로의 일종으로, [그림]의 표준 논리 기호에 나타난 것처럼 두 개 이상의 입력과 하나 ... & Methods (실험장비및재료와실험방법)(1) Procedure of the Lab 1.OR gate의 입력 값에 따른 논리 회로를 확인한다실험 회로를 꾸밀 때에는 장비의 전원을 OFF ... 의 입력 값에 따른 논리 회로를 확인한다.실험 회로를 꾸밀 때에는 장비의 전원을 OFF한다.OR gate와 AND gate를 올바르게 구성하여 XOR gate를 만든다.회로를 완성

리포트 | 21페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 4-bit Adder 회로 설계 결과 레포트 입니다

아날로그 및 디지털 설계 실습10# 4-bit Adder결과 레포트1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. 실습준비물 ... 인지 기술하라.이번 실험은 상당히 빠르고 쉽게 이루어 졌다. 이론을 탄탄하게 공부하였고, 예비 보고서를 작성할 때 미리 회로를 잘 설계했던 것이 실제 실험에서 큰 도움이 되었던 것 ... 같다.(2) 무엇을 느꼈는가? 또 이 설계실습을 통하여 무엇을 배웠는가?조합논리회로는 입력의 조합에 따라서 출력이 결정되는 회로이다. 회로의 기능을 입력과 출력의 관계로서 명확

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
VHDL을 이용한 Digital Clock(디지털 클락) 코드 및 보고서입니다.

1. Project Purpose이번 프로젝트의 목적은 7-segment를 이용하여 시, 분, 초를 나타내는 Digital Clock과 분, 초, 1/100초를 이용하여 초시계 ... 를 구현한 Digital Countdown과 Additional로서 스위치를 통해 Digital Clock과 Countdown을 선택하고 또 다른 스위치를 누르는 동안 Pause 및 ... buzzer가 울리는 VHDL 모듈을 설계하고 이를 FPGA키트를 이용하여 구현한다.2. Project Proposal1. Digital Clock- 시, 분, 초를 표시

리포트 | 13페이지 | 3,000원 | 등록일 2017.05.23

다운로드 장바구니
[VHDL]실험12. 16진 counter

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목1216진 counter실험 일자제출자 이름제출자 학번팀원 이름팀원 학번*실험 목적(1) 동기 reset을 포함 ... type)과 하강 에지 트리거형(negative edge triggered type)이 있다.VHDL 표현에서 latch 회로 같은 경우는 지금까지의 조합논리회로에서처럼 이용 ... 구문-Clock 동기 회로 설계를 위한 구문-Process문 내부에서 if~then~else구문과 함께 사용-Rising, Falling Edge를 선택-동일 Process내

리포트 | 7페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
아주대학교 논리회로실험 실험4 예비보고서

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험1. 실험 목적- 멀티플렉서와 디멀티플렉서의 원리를 이해 ... 하고 실험을 통해 동작을 확인한다.2. 실험 이론- 멀티플렉서 : 멀티플렉서는 여러 개의 입력선 중에서 하나를 선택하여 단일의 출력으로 내보내는 조합논리회로이다. 특정 입력선 ... 멀티플렉서는 데이터 분배기라고도 불리며, 멀티플렉서와는 반대되는 연산을 수행하는 조합논리회로이다. 이것은 한 개의 입력선으로부터 정보를 받아 이를2 ^{n}개의 출력선 중의 하나로

리포트 | 10페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
논리회로설계실험 스톱워치 설계과제2 결과보고서

논리회로설계 실험 설계과제 보고서 #2Stopwatch실험 배경 및 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계 ... 를 제어하는 복잡한 회로를 말하는데 이는 출력이 현재의 입력 만으로 결정되는 것이 아니라 과거의 출력과 현재의 입력 상태 및 기억된 값에 따라 출력이 결정된다. 디지털 하드웨어 ... 조합 논리 회로의 영역으로 구성한다. State machine은 밀리 머신과 무어 머신으로 구분된다.분주기 설정스탑워치에서 분, 초 초에 대하여 서로 다르게 분주기가 설정된 클록

리포트 | 9페이지 | 8,000원 | 등록일 2018.01.10

다운로드 장바구니
판매자 표지

논리 회로 실험 과제 (4장)

논리 회로 실험 과제 (01-class)실험 4 : 가산기와 감산기?담 당 교 수 :?과 목 명 : 논리회로 및 실험?학 과 :?학번 / 이름 :?제 출 일 :1. 실험목적 ... ), NOT(7404), OR(7432), 그리고 4비트 가산기(7483) IC를 이용하여 교재에서 주워진 회로를 브레드보드에서 실험하고 예상 결과 값과 일치하는지 검토한다.4. 실험 ... 과 다르게 확실히 어려워 진 것을 느꼈다. 일부 실험은 머리가 아플 정도로 복잡하게 회로가 설계되어졌다. 특히 마지막 실험이었던 병렬가감산기 회로의 경우 다 만들고 출력 값을 보는데

리포트 | 6페이지 | 5,000원 | 등록일 2016.04.09

다운로드 장바구니

이전10개 42 43 44 45 464748 49 50 51 다음10개

파워링크

신청하기