"NAND게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리설계 레포트 nand 게이트 비동기식 카운터 clk 논리함수 래치와 플립플롭

판매자 표지는 다운로드시 포함되지 않습니다.

"NAND게이트" 검색결과 881-900 / 1,690건

Logics를 이용한 논리회로 설계보고서

_BNOR_X001010100110⑤ NAND 게이트 구성▶ 시뮬레이션 구성▷ 시뮬레이션 결과▶ 결과 표NAND_ANAND_BNAND_X001011101110⑥ 3상태 버퍼 회로 ... 구하여구성▶ 시뮬레이션 구성▷ 시뮬레이션 결과▶ 결과 표2NAND_A2NAND_B2NAND_X2NAND_Y*************101② NOR게이트를 NOT게이트로 이용하여구성 ... 001011101110⑦구성▶ 시뮬레이션 구성▷ 시뮬레이션 결과▶ 결과 표2NOT_AND_A2NOT_AND_B2NOT_AND_X001010100110⑧ 4개의 NAND 게이트로 NOR

Non-Ai HUMAN
| 리포트 | 71페이지 | 6,000원 | 등록일 2011.04.24

다운로드 장바구니
RS와 D 플립플롭 실험 예비보고서

다.그런데 RS-FF은 NAND 게이트 IC를 사용하더라도 만들 수 있다. 가 이것이지만 세트 입력 S’와 리셋 입력 R’에 부논리를 의미하는 바(bar) 기호가 붙어 있다는 점에 주목 ... 하기 바란다. NAND 게이트 RS-FF NAND 게이트 RS-FF왜냐하면 이 NAND 게이트 RS-FF의 기능은 과 같이 되어 FF이 세트 상태로 되는 것은 S’=L, R’=H ... 의 경우이며 부논리 입력의 동작을 하고 있기 때문이다,또한 FF을 리셋 상태로 하려면 R’=L, S’=H로 해야 한다. 이것도 부논리 동작이다. 이러한 의미에서 NAND 게이트 구성

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니
플립플롭(결과)

론○ 래치란?래치는 기본적인 플립플롭(flip-flop)을 말하 며, NOR 게이트 또는 NAND 게이트를 사용 하여 각 게이트의 출력이 다른 게이트의 입력 으로 되돌아가 연결 되 ... 소자들을 가진다. 이중 우리는 74LS00(Quad 2 - input NAND Gate)을 사용하여 enable 제어신호를 갖는 SR 래치 회로를 구성하여 실험을 하였다.2. 이 ... 를 적절히 제어하기 위해 2개의 NAND 게 이트가 추가되어 있고, 제어신호 EN이 덧붙여 져 있음을 볼 수 있다. 제어신호 EN(Enable) 은 입력신호의 변화에 따른 출력

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2012.07.03

다운로드 장바구니
동기식 카운터(예비)

에 Vcc(+5[V]) 전원을 연결하고, 13번 핀은 접지(0[V])를 한다.7400 NAND 게이트는 14번 핀은 Vcc에, 10번 핀은 접지한다.③그림 8-4와 같이 각 소자 ... : 동기식 DOWN 카운터그림 8-10은 JK 7476과 NAND 게이트를 이용하여 회로를 구성한 것이다. 각각의 JK-FF의 각 입력조합에 대해 출력의 예상치와 비교하고, 그 ... 에 IC를 부착하고, 단선을 사용하여 7476소자는 5번 핀에 Vcc(+5[V]) 전원을 연결하고, 13번 핀은 접지(0[V])를 한다. 7410 NAND 게이트는 14번 핀은 Vcc

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
보고서 3

● 목표◆ NAND, NOR, lnverter 진리표◆ NAND, NOR를 이용한 다른 게이트 구성◆ ANSI/IEEE 표준 91-1984 논리기호● 사용부품◆ 7400 1개 ... 옆에 OR캐드를 사용하였습니다.>데이터 및 관 찰 내용표 4-2 NAND 게이트입력출력측정 출력전압ABX0014.1 V0114.1 V1014.1 V110156 mV이 실험 ... 은 AND게이트의반전인 NAND게이트의진리표와 같게 나왓다.표 4-3 NOR 게이트입력출력측정 출력전압ABX0014.1 V010169 mV100168 mV110177 mVOR게이트의 특성

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2011.02.17

다운로드 장바구니
전자회로실험 실험9 dc 모터 속도 제어 및 측정 예비보고서 후반부

를 각각 나타낼 수 있는데, 여기서 NAND 게이트를 사용하여 이것이 10진 계수기화를 하게 됩니다. 10번째 클럭 펄스가 들어오면 원래 출력 특성이 1010으로 바뀌지만 Q2 ... 와 Q4를 NAND게이트에 입력 함으로써 게이트 출력이 0이 되고 따라서 클리어 신호가 작동되기 때문에 모든 플립플롭의 출력이 0이 되게 됩니다. 그러나 여기서 1010 출력인 상태

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2013.04.25

다운로드 장바구니
(예) 9. 연필자판기

0110XXX1000XXDC1 = Q DC2 = D1Q추가 조사모델-2 연필 자판기가 설계된 후, 회사의 구매 부서에서 세일 중인 2-입력 NAND게이트

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
플립플롭 이란

로 2개의 NAND 또는 NOR 게이트를 이용하여 구성한다.1, SR플립플롭입력 S와 R에 0이 입력되면 출력 Q와 Q’ 는 변하지 않는다. 즉 값을 기억하는 것이다. 입력 S ... 와 Q 그리고 클럭의 3가지가 NAND 게이트에 입력된다. K와 Q’ 그리고 클럭 역시 마찬가지다. 하지만 입력Q와 Q’ 값은 영향을 미치진 않는다. 클럭이 1이라 가정하면, J ... 이 입력되면 Q = 0 , Q’ = 0 로 변하지만 문제점이 발생한다. 0도 1도 아닌 중간값을 갖는 상태가 지속되기 때문이다.0이면 AND 게이트는 항상 0이므로 입력 S와 R

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2012.05.24

다운로드 장바구니
아주대논리회로실험 5장.인코더디코더 결과

의 12번 출력을 제외한 모든 not 게이트의 출력은 high가 된다. NAND 게이트의 7420의 데이터시트를 살펴보면, 입력 중 하나라도 L이 있으면 다른 입력에 상관없이 H ... 가 된다. 따라서 NOT게이트의 12번 출력만 L이기 때문에 이 출력을 입력으로 하는 NAND게이트의 출력은 무조건 H가 된다. 따라서 A와 B는 H가 되고 C와 D는 L이 된다 ... 을 입력으로 가지는 C의 NAND게이트만이 출력을 H로 가지게 된다. 따라서 A, B, D는 H가 되고, C는 H가 된다. 이와 같은 방법으로 반복하면, 위의 이론적인 EXCESS

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2011.12.21

다운로드 장바구니
5. 플립플롭 및 래치

는 세트(set)를 의미하며 다음 그림과 같이 NOR 게이트로 구성된 것과 NAND 게이트로 구성된 것이 있다.그림에서 보면 R-S 래치는 S와 R의 두 입력과 P와 Q의 (또는 ... LATCH이 회로는 NAND 게이트형의 R-S 래치 앞단에 NAND 게이트 2개를 추가하여 S와 R 및 E의 세 입력을 갖는다.D LATCHR-S 래치는 두 입력이 동시에 High ... (NOT게이트형) 또는 Low(NAND게이트형)되는 것은 출력이 불확실하여 사용을 금하는데, 이런 경우가 일어나지 않도록 R-S 래치 앞단에 인버터를 접속한 것이 D래치이다.두

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
[디지털실험] 논리게이트

논 리 게 이 트■ 실험목적? NAND, NOR, NOT 게이트의 진리표를 실험적으로 결정한다.? 다른 논리게이트를 만들기 위해 NAND와 NOR 게이트를 사용한다.■ 실험부품 ... 및 사용기기1 7400 2입력 NAND 게이트1 7402 2입력 NOR 게이트1 브레드 보드1 함수발생기1 5V 직류전압전원 장치1 오실로스코프저항기 1kΩ■ 이론요약논리는 단지 ... 의 경우 정논리에서는 +2.4V이상이 1이고 +0.4V이하가 0이다. 부논리(negative logic)에서는 LOW를 1에, HIGH를 0에 대응시키기도 한다.(1) NAND게이트

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2005.04.01

다운로드 장바구니
[토끼] BCD to EX-3 code converter (combinational circuit)

의 회로도는 위의 회로도와 같고 AND게이트는 오른쪽에 NAND게이트와 INVERTER 로 변환하고, OR게이트는 왼쪽에 NAND게이트와 INVERTER로 대체한 회로도 이다. 위 ... x x3. 2 level optimization4. multilevel optimization5. technology mappinginvers, 2-input NANDs,a 3 ... -input NAND,a 2-input NOR, and 2-2 AOI6. verification1~6번 까지는 책에 이미 나와 있는 내용이므로 생략하기로 한다.5.Schematic

Non-Ai HUMAN
| 리포트 | 7페이지 | 5,000원 | 등록일 2011.04.10 | 수정일 2020.07.16

다운로드 장바구니
기초회로 실험 Encoder와 Decoder를 이해하고, 이를 응용하여 7segment LED를 활용한다. (결과보고서)

의 NAND게이트로 구성되어 있는데 1~3번, 4~6번, 8~10번, 11~13번이 게이트이고, 두 개의 입력과 하나의 출력으로 되어있으며 출력은 3, 6, 8, 11번이다. 그리고 ... 하면, 각각의 입력에 따라 LED가 다르게 켜진다.입력을 각각 0V, 0V 로 인가하면, 7400의 NAND게이트에 의해, 3번 출력과 11번 출력이 각각1이 되고, 여기에 연결 ... 7408은 4개의 AND게이트로 구성되어있고, 7400과 같은 입력과 출력을 갖는다.이애 7400과 7408에 회로를 연결하고 7408의 출력 3, 6, 8, 11번과 LED를 연결

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2012.10.31 | 수정일 2013.11.11

다운로드 장바구니
[디지털시스템실험(Verilog)] Register 예비보고서

- Register실험목표① NAND게이트를 사용하여 SR Latch를 설계한다.② SR Latch를 사용하여 D Flip-Flop을 설계한다.③ D Flip-Flop을 사용하여 2 ... ① SR Latch의 설계이번 실험에서 쓰이게 될 SR Latch는 NAND게이트로 구현해야 하며, D Flip-Flop의 구현에 사용되어야 하므로, clock 입력이 있 ... 는 Clocked SR Latch를 구현해야 한다.이를 위해서 먼저 NAND게이트로 이루어진 S'R' Latch를 구현하도록 하겠다.S'R'QQ'State1001reset11010110set

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
자반_20062688_플립플롭결과

, Q`=1로 되어 리셋 되므로 쌍안정 특성을 가진다고 할 수 있다.2. S=1, R=1은 허용되지만, S=0, R=0은 왜 허용되지 않는지 설명하시오.→NAND 게이트를 이용 ... 은 게이트가 0일 때를 나타낸다. NAND게이트로 구성된 R-S 플립플롭은 게이트가 1일 때 아래에 있는 진리표와 같은 결과를 나타내고, 게이트가 0이면 출력상태에 변화가 나타나 ... '의 값은 무조건 1이 나오므로 이전 상태의 값을 유지할 수가 없다.3. 필요한 결과표 7-1E. NAND 게이트 R-S 플립플롭SRQQ'1+500.00155.0122+5+50

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2011.04.25

다운로드 장바구니
CMOS 실험 13 예비보고서

의 크기가 적어 실장밀도가 높고, 공금전압의 폭이 넓은 점 등이다. (b)에는 NAND 게이트 회로로, 두 개의 입력이 모두 high이면 p-channel FET는 off 되고, n ... FET는 on 되어 출력은 high 상태가 된다.그림 (c)에는 NOR 게이트 회로로 두 개의 입력이 모두 low 이면 p-channel FET는 on, n-channel

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2013.12.10

다운로드 장바구니
실험(1) 응용논리회로(카운터) 예비보고서

다. 그림 6(a)의 비동기식 십진 카운터에서 열 번째 클럭펄스가 들어오면 출력Q _{3} Q _{2} Q _{1} Q _{0}는 0101이 되어야 하지만, 이 순간 NAND 게이트 ... 하게 동작한다. 그림 4에 보인 것과 같이앞단의 출력Q들을 모두 모아 AND 게이트로 묶어서 다음 단의 J와 K입력에 동시에 넣어주고,클럭 펄스를 모든 플립플롭에 연결시키면, 곧 ... 4 동기식 카운트-업 카운터2.4 리플캐리 카운터앞단 플립플롭의 입력과 출력을 AND 게이트로 모아서 다음 단 플립플롭의 J와 K의 입력으로넣어주도록 구성된 회로가 리플 캐리

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2014.07.08 | 수정일 2023.09.07

다운로드 장바구니
판매자 표지

실험13 CMOS-TTL interface 예비보고서

)는 NAND 게이트 회로로, 위에서 말했다 시피, 두 개의 입력이 모두 high 일 경우 p-channel FET는 off가 되고, n-channel FET는 on이 되어 출력은 low ... 면 p-channel FET 는 off되고, n-channel FET가 on 되므로 출력은 low가 되고, 이 때 두 개의 FET 중 하나는 항상 off 되므로 CMOS 게이트 ... 가 된다.옆의 그림 (c)는 NOR 게이트 회로로 두 개의 입력이 모두 low이면 p-channel FET은 on, n-channel FET는 off가 되어 출력은 high 상태

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
논리 게이트 결과 보고서 & 추가 논리 게이트

4. 논리 게이트1. 실험 목표□ 실험적으로 NAND, NOR, 인버터 게이트의 진리표를 작성.□ NAND, NOR 게이트를 이용한 달느 기본 논리 게이트 구성.□ ANSI ... 하다. 이들은 NAND와 NOR 게이트로서 각각 AND와 OR 게이트의 출력을 반전시킨다. 이 두 게이트는 광범위하게 사용되는 특성 때문에 중요한데, AND, OR, 반전 함수 ... 를 포함하여 다른 부울 논리 함수를 합성하는데 사용될 수 있다.이번 실험에서 NAND와 NOR 게이트와 이들 게이트의 몇 가지 조합에 대한 진리표를 테스트해 볼 것이다. 두 개의 진리표

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2011.01.05

다운로드 장바구니
설계실습 8. 논리함수와 게이트 결과

를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정하라.[ NAND Gate ]XYF ... 었다.(2) NAND 게이트만 사용하여 AND, OR, NOT 게이트의 등가회로를 구성하라.NAND, NOT 게이트를 사용하여 3입력 NAND 게이트의 등가회로를 구성하라.[ AND ... 시켜서 AND 게이트와 OR 게이트의 시간 딜레이를 측정한다. 옆 실험자와 시간 딜레이가 다르다면, 그 이유가 어디에 있다고 보는가?- 생 략(4) 74LS00칩의 NAND 게이트 하나

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니

이전10개 40 41 42 43 444546 47 48 49 다음10개

파워링크

신청하기