• 통합검색(4,950)
  • 리포트(4,089)
  • 자기소개서(820)
  • 시험자료(20)
  • 논문(10)
  • 서식(5)
  • 이력서(3)
  • ppt테마(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전자회로설계실습 전기회로설계실습 아날로그 전기회로 LPF와 HPF설계 DMM oscillator 설계 분압기 설계
판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계실습" 검색결과 881-900 / 4,950건

  • 자료 표지
    [A+][예비보고서] 중앙대 전자회로설계실습 11. Push-Pull Amplifier 설계
    설계실습 11. Push-Pull Amplifier 설계3. 설계실습 계획서3.1 Classic Push-Pull Amplifier 특성위 왼쪽 회로와 같이 설계한 Push ... -Pull Amplifier에서 RL = 100 Ω, VCC = 12 V로 하여, Dead zone과 Crossover distortion을 확인하려고 한다.(A) 그림 1(a) 회로 ... , 위의 회로는 PNP BJT는 CUT OFF 되고, NPN BJT를 통해서 전류를 RL에 흐르게 하는 Emitter follower 회로로 동작하게 되고, Vs 가 -VEBP
    리포트 | 6페이지 | 1,000원 | 등록일 2022.04.06
    다운로드 장바구니
  • 판매자 표지 자료 표지
    A+ 아날로그및디지털회로설계 실습 예보_위상 제어 루프(PLL)
    리포트 | 4페이지 | 1,000원 | 등록일 2022.03.27
    다운로드 장바구니
  • 자료 표지
    중앙대 전기회로설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 결과보고서
    1. 서론이 실습에서는 건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하고DC Power Supply의 사용법을 익혔다.2. 설계실습 결과4.1(a ... ) 실습에 사용할 6V 건전지의 전압, 10Ω 저항의 크기를 DMM으로 측정한 결과, 각각 6.40V,9.99Ω으로 측정되었다.(b)회로를 위와 같이 구성하였을 때 10Ω 저항에 걸리 ... .25Ω따라서 건전지의 내부저항은 약 1.58Ω으로, 현실적인 회로에서 고려하지 않아도 될 정도로 작은 값이다. 실습 전에 예상했던 것과 비슷한 결과가 나왔으나 6V, 10Ω 대신
    리포트 | 6페이지 | 1,000원 | 등록일 2024.06.27 | 수정일 2024.09.10
    다운로드 장바구니
  • 자료 표지
    중앙대학교 아날로그및디지털회로설계실습 설계실습 5. 전압제어 발진기 A+ 예비보고서
    서플라이(Power supply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수5-3 설계 실습 계획서5-3-1 슈미츠 회로의 특성(A) 실험에 사용 ... 도록 회로를 설계 하시오.교재 ‘아날로그 및 디지털 회로 설계 실습 교재 p.47’에 의하면  는 다음과 같 ... 으로    값을 정할 수 있다. ×      , 즉       이다. 즉     로 설계할 수 있으며, 실습자는       의 값으로 설계하였다.설계한 회로는 다음과 같다.
    리포트 | 10페이지 | 1,000원 | 등록일 2022.09.15
    다운로드 장바구니
  • 자료 표지
    [중앙대학교] 전자회로설계실습 01 OP Amp를 이용한 다양한 Amplifier 설계 예비보고서
    1. 목적출력저항이 큰 센서의 출력신호를 증폭하는 Inverting / Non-inverting / Summing Amplifier를 설계 / 구현 / 측정 한다.2. 설계실습 ... 준비물3. 설계실습 계획서3.1 센서 측정 및 등가회로출력신호가 주파수 2의 정현파인 어떤 센서의 출력전압을 오실로스코프 (입력임피던스 = 1)로 직접 측정하였더니 peak to ... 었다.(A) 센서의 Thevenin 등가회로를 구하는 과정을 기술하고 센서의 Thevenin 등가회로를 PSPICE로 그려서 제출한다. Thevenin’s Theorem 에 의하면 몇
    리포트 | 11페이지 | 1,500원 | 등록일 2022.03.09
    다운로드 장바구니
  • 자료 표지
    중앙대학교 아날로그및디지털회로설계실습 설계실습 6. 위상 제어 루프(PLL) A+ 예비보고서
    6-1. 실습목적 : Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.6-2. 실습 준비물* 부품저항 100, 1/2W ... ) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수6-3 설계 실습 계획서6-3-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명 ... 하면서 직류에 가까운 전압으로 변환된다. 이때 이 루프 필터의 폴 (Pole)값은 위상 고정루프의 응답특성을 결정한다.마지막으로 가변 발진기 (Voltage Contorolled Oscillator)이다. 가변 발진기는 제어 신호의 크기에 따라 출력되는 주파수가 변하는 발진회로이다.
    리포트 | 11페이지 | 1,000원 | 등록일 2022.09.15
    다운로드 장바구니
  • 자료 표지
    중앙대학교 전기회로설계실습 결과보고서 실습 10. RLC 회로의 과도응답 및 정상상태응답
    의 과도응답 및 정상상태응답을 이해하고 실험으로 확인한다.2. 설계실습 결과다음과 같이 회로를 구성하고 실험을 진행하였다. Oscilloscope로 각 소자에 걸리는 전압의 파형 ... 실험실습 10. RLC 회로의 과도응답 및 정상상태응답20XXXXXX전자전기공학부XXX(제출기한 : 2019. 11. 27)1. 요약저항, 인덕터, 커패시터로 구성된 RLC회로 ... 므로 임계감쇠의 조건을 만족한다. 가변저항이 1.93[kΩ]일 때 출력은 임계감쇠의 특성을 보였다. 각 소자별 출력전압 파형은 다음과 같다.저항인덕터커패시터실험설계 계획에서 계산
    리포트 | 7페이지 | 2,000원 | 등록일 2020.09.04
    다운로드 장바구니
  • 판매자 표지 자료 표지
    중앙대학교 전기회로설계실습10. RLC 회로의 과도응답 및 정상상태 응답(예비) A+
    리포트 | 5페이지 | 1,000원 | 등록일 2024.11.13
    다운로드 장바구니
  • 자료 표지
    중앙대학교 전기회로설계 및 실습(전자전기공학부) 4. Thevenin 등가회로 설계
    1.요약: 이 실험은 기존 회로를 Thevenin 등가회로로 바꾸고 각각의 회로에서 Load에 걸리는 전압을 측정하고 비교하여 우리가 배웠던 이론이 맞는지 증명할 수 있는 실험이 ... 다. 먼저 기존 회로에서의 전압 값은 0.32649V이고 PSPICE를 이용해 그 Load의 전압 값을 측정하였더니 0.326V로 오차율이 0.1503%였다. 그 다음 ... Thevenin등가 회로의 전압과 저항 값을 측정하였더니 Thevenin전압은 1.4058V로 측정되었고 이론 값은 1.406V로 오차율은 -0.0142%이다. Thevenin저항은 1
    리포트 | 6페이지 | 1,000원 | 등록일 2022.01.13 | 수정일 2022.09.27
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+]중앙대학교 마이크로프로세서 응용회로설계실습 led_dotMatrix 실습 결과보고서
    마이크로프로세서응용회로설계실습5주차 결과보고서소속공과대학 전자전기공학부담당교수강의시간학 번성 명교재 p.40에 있는 3문제에 대한 답을 간단히 작성하시오.main.c의 각 함수 ... 사용되었다. 함수 내에는 mmap함수가 포함되어있으며 parameter를 1개로 줄여줌으로써 실습에서 편하게 사용하기 위해 만듬.unmapper: memory를 빠르게 해제하기위해
    리포트 | 5페이지 | 1,000원 | 등록일 2023.03.27 | 수정일 2023.04.05
    다운로드 장바구니
  • 자료 표지
    중앙대학교 전기회로설계실습 결과보고서 실습 8. 인덕터 및 RL회로의 과도응답(Transient Response)
    ]의 시정수를 갖는 RL회로를 설계하고 이를 측정하는 방법을 설계하였다.2. 설계실습 결과2.1 Input : 1V 사각파(High : 1V, Low : 0V, Duty Cycle ... 실험실습 8. 인덕터 및 RL회로의 과도응답(Transient Response)20XXXXXX전자전기공학부XXX(제출기한 : 2019. 11. 13)1. 요약9.200[μs ... : 50%)일 때 시정수설계실습 계획서에서 구한 저항이 되도록 가변저항을 0.987[kΩ]으로 설정하였다. Function Generator의 출력은 1V의 사각파(High : 1V
    리포트 | 4페이지 | 2,000원 | 등록일 2020.09.04
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 전기회로설계실습 결과보고서7 RC회로의 시정수 측정회로 및 방법설계
    전기회로 설계 실습결과 보고서실습 7. RC회로의 시정수 측정회로 및 방법설계조2조학 과전자전기공학부학 번이 름담당 교수실험일2019.10.14제출일2019.10.28요약 ... : RC회로를 구성하여 time constant를 직접 측정하고 오실로스코프로 걸리는 전압을 확인하며 파형을 관찰했다. time constant를 이론 값과 비교하였을 때 18.15 ... 도 8.62%의 오차율이 있었다. 저항과 캐패시터를 직렬연결한 RC회로는 주파수가 클수록 큰 전압이 걸려 High pass filter로 사용할 수 있음을 알게 되었다. 그리고
    리포트 | 5페이지 | 1,500원 | 등록일 2020.09.16
    다운로드 장바구니
  • 자료 표지
    중앙대학교 전자회로설계실습 (결과보고서) A+ Push-Pull Amplifier 설계
    리포트 | 6페이지 | 1,000원 | 등록일 2022.03.16 | 수정일 2022.03.18
    다운로드 장바구니
  • 자료 표지
    중앙대학교 전자회로설계실습 (예비보고서) A+ Push-pull Amplifier 설계
    리포트 | 8페이지 | 1,000원 | 등록일 2022.03.16 | 수정일 2022.03.18
    다운로드 장바구니
  • 자료 표지
    (A+)중앙대학교 전자회로설계실습 6 Common Emitter Amplifier 설계 예비보고서
    은 작아지나 amplifier gain은 변하지 않는다. (2차 설계 완료) 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE ... 위 회로와 같이 emitter저항을 사용한 Common Emitter Amplifier에서 Rsig = 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β=100인 ... BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 –100 V/V인 증폭기를 설계하려한다. * 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용
    리포트 | 10페이지 | 1,000원 | 등록일 2022.03.02
    다운로드 장바구니
  • 자료 표지
    중앙대 전기회로설계실습2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 예비보고서
    1. 목적: 건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하고 DC PowerSupply의 사용법을 익힌다. 부하효과(Loading effect ... , 22 MΩ, 1/4 W, 5 %): 2개Pushbutton switch(normally off): 1개3. 설계실습 계획서(이론 1, 2, 3장 참조)
    리포트 | 4페이지 | 1,000원 | 등록일 2024.06.27 | 수정일 2024.09.10
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 전기회로설계실습 예비보고서7 RC회로의 시정수 측정회로 및 방법 설계
    전기회로 설계 실습예비 보고서실습 7. RC회로의 시정수 측정회로 및 방법설계조2조학과전자전기공학부학번이름담당 교수실험일2019.10.14제출일2019.10.143. 설계실습 ... 계획서3.11. Power supply의 출력 전압 V를 설정한다.2. 저항R과 DMM을 직렬로 연결한 위와 같은 회로를 구성한다.3. DMM을 dcV측정 모드로 맞추고 Power ... 고 Power supply로 출력전압 V를 설정한다.2. 위와 같은 회로를 구성하고 P.S와 DMM 사이 회로를 스위치를 이용해 연결한다.3. DMM으로 초기의 전류 Io = V/R을 측정
    리포트 | 4페이지 | 1,000원 | 등록일 2020.09.16
    다운로드 장바구니
  • 자료 표지
    중앙대학교 전기회로설계실습 예비보고서 7 - RC 회로의 시정수 측정회로 및 방법 설계
    설계실습 7. RC회로의 시정수 측정회로 및 방법 설계1. DMM으로 전압을 측정할 때 내부 저항이 매우 크다는 것을 앞에서 실험하였다(10MΩ정도). DMM의 내부저항을 측정 ... 하는 방법을 설계하여 제출하라.회로 설계 전 전압 V의 값을 측정한다.오른쪽 그림처럼 저항22MΩ과 전압을 직렬 연결하여 회로를 구성한다.이 회로에 DMM을 직렬로 연결한 뒤 전압 ... 커패시터가 직렬로 연결된 회로를 설계하여 제출하라.이때의 전류파형(= 저항전압 파형), 커패시터전압 파형, RC time constant를 오실로스코프와 function
    리포트 | 4페이지 | 1,000원 | 등록일 2020.09.10
    다운로드 장바구니
  • 자료 표지
    [결과보고서]중앙대학교 전자회로설계실습 Op Amp의 특성측정 방법 및 Integrator 설계
    할지 Integrator의 캐패시터와 저항의 크기를 통해 출력 파형을 예상할 수 있었다. 4.1 (A)에서 Open Loop Gain을 측정하기 위해 회로를 구성하고 출력을 관찰했다. 이상 ... 적인 Open Loop Gain은 무한대이지만 실제 회로도 무한대는 아니지만 매우 큰 이득을 갖기 때문에 큰 출력전압을 갖게 되는데 Op-Amp에 ±15를 인가해 Saturation ... 을 관찰할 수 있었다. 캐패시터와 적당한 크기의 저항으로 구성한 Integrator 회로로 2m/s 뒤에서 올라오는 약간 둥근 삼각파를 관찰할 수 있었다.
    리포트 | 5페이지 | 1,000원 | 등록일 2023.06.22
    다운로드 장바구니
  • 판매자 표지 자료 표지
    중앙대 전기회로설계실습 결과보고서4_Thevenin 등가회로 설계(보고서 1등)
    설계실습 4. Thevenin 등가회로 설계요약 :Thevenin의 정리를 이해하고 이를 이용하여 등가회로(equivalent circut)을 설계하고, 실습을 통해 이론 ... 할 필요성이 있고, Thevenin정리가 그 방법 중 하나라고 할 수 있다.2. 설계실습 결과# 2.1(원본 회로 측정) 그림 1과 같이 회로를 구성하고 에 걸리는 전압을 측정하라 ... 었다고 볼 수 있다.3. 결론Thevenin의 정리를 이해하고 이를 이용하여 등가회로(equivalent circut)을 설계하고, 실습을 통해 이론적으로 구성한 회로와 비교했다. 본
    리포트 | 7페이지 | 1,500원 | 등록일 2023.06.26
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 08일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
8:49 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기