"조합논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 조합 논리회로 논리회로설계 인코더 디코더 4-bit Adder verilog 4bit adder 결과 광운대 전기 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"조합논리회로" 검색결과 881-900 / 2,155건

[컴퓨터공학기초설계및실험2 보고서] Ripple-Carry Adder (RCA) design

이해하고 이해한 가산기 내용을 바탕으로 RCA를 설계하는 데에 목적이 있다.원리(배경지식)Adder(가산기)는 입력에 의해 출력이 결정되는 조합 논리 회로(combinational ... 의 2진수를 덧셈하기 위하여 사용되는 조합 논리회로이며, 2개의 입력단자와 2개의 출력단자를 가진다. 아래의 표는 2개의 입력신호에 따른 출력신호를 나타낸 것이다. 즉, 덧셈 ... circuit)로 연산하는 것으로 기억 능력을 갖지 않는다. 말 그대로 2진수의 덧셈을 하는 논리 회로이며, 종류로는 반가산기와 전가산기가 있다.* 반가산기반가산기란 1비트의 2개

리포트 | 20페이지 | 2,000원 | 등록일 2015.04.12 | 수정일 2015.04.24

다운로드 장바구니
전전컴설계실험2-8주차결과

Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this Lab-순차 논리 회로입력의 조합만으로는 출력이 정해지지 않 ... . 출력 신호가 입력 신호 또는 과거의 입력 신호나 논리 회로의 현재의 상태에 의해서 결정되는 논리 회로이다.-플립플롭(Flip-Flop)조합 논리 회로에서 출력 결과가 입력 ... 번 실험은 순차 논리 회로에 대해 기본 개념을 이해하고 Flip-Flop과 4-bit Shift Register의 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
경북대학교 전자공학실험1 올A+ 결과보고서 7장

디코더는 2^n 개의 모든 minterm 출력을 내는 AND array 로 보면 n 개의 입력변수를 갖는 조합논리회로 설계에 유용할 수 있다. 3x8 디코더를 이용하여 전가산기를 구현하라. ... .※ EN=HIGH 일 때는 프로브 리플 전압만 나타났다. (동작을 확인하지 못함)실험 3 - Serial communiacation①회로를 구성한 뒤 , 다음 값을 인가

리포트 | 6페이지 | 3,000원 | 등록일 2015.11.03 | 수정일 2022.03.28

다운로드 장바구니
[예비]실험6. Latch & Flip-Flop

6. Latch & Flip-Flop?실험목적1. 여러 종류의 flip-flop을 구성하고 특성을 알아한다.?실험이론? R-S Latch- 순서논리회로는 조합 논리회로와 플립플롭 ... - 순서논리회로는 조합 논리회로와 플립플롭을 가지고 구성한 회로이며, 출력 값은 입력 값과 회로 내부 상태에 의해 정해지는 논리회로이다. 따라서 현재 상태와 이전의 상태가 어떠냐에 따라 ... 을 가지고 구성한 회로이며, 출력 값은 입력 값과 회로 내부 상태에 의해 정해지는 논리회로이다. 따라서 현재 상태와 이전의 상태가 어떠냐에 따라 다음 상태가 정해진다. 순서논리회로

리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
디지털회로실험 11장. 멀티플렉서/ 디멀티플렉서

으로 내보내는 조합논리회로이다. 특정 입력선을 선택하기 위해서는 n개의 선택변수가 있어야 되며, 이 n개의 선택변수로 조합에 의해 특정 입력선이 선택된다. 따라서 멀티플렉서는 많 ... 며, 멀티플렉스와 반대되는 연산을 수행하는 조합논리회로이다. 이것은 한 개의 입력선으로부터 정보를 받아 이를 2n개의 출력선 중의 하나로 내보낸다. 이때 특정 출력선의 선택은 n개 ... 의 선택입력의 조합으로 제어한다.?1X4 디멀티플렉서의 논리회로도와 블록도는 다음과 같다?디멀티플렉서를 DEMUX라는 약어로 표현하기도 한다. 여기서 데이터 입력 E는 네 출력

리포트 | 17페이지 | 1,000원 | 등록일 2014.04.07

다운로드 장바구니
4단자망 해석 기초

를 벗어난 다. 각 파라미터가 회로적으로는 어떤 의미인지를 파악하는 것이 논리 순서상 첫 번 째로 해야 할 숙제이며, 그 정도 수준에서 파악만 해 주면 족하다. 물론 H-파라미터 ... 트랜지스터 자체를 낯이 익은 회로요소로 바꾸어 주는 방법을 궁구해 보기로 한다. 전압원이나 전류원 그리고 임피던스성분 등으로 환산하여 바꾸어 주게 되는데, 전기 전자적 전문 용어 ... 로 등가회로( Equivalent Circuit )라고 불러 준다. 왜 이런 수고를 덧붙여야하는가 궁금할 수가 있다. 직류의 측면에서 트랜지스터를 이해하는 데에는 굳이 등가로 이해

리포트 | 9페이지 | 1,000원 | 등록일 2016.07.30 | 수정일 2016.08.08

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차예비

는 Combinational Logic 즉, 조합회로라고 하며 자체 state가 있어 동일한 input이 들어와도 output이 다른 순차회로와는그 차이가 있다. 조합회로의 예로는 And ... -ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성 ... 를 취하기 위해선 해당 수의 1의 보수를 취해주고 1을 더 해주면 된다.나. Combinational Logic정해진 input이 들어오면 정해진 output이 나오는 회로

리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) CMOS AND,OR Layout Simulation 결과 보고서

설계 방법우리는 앞선 실습에서 NAND와 NOR, Inverter를 Layout과 NETLIST로 작성하였다.AND와 OR는 지금까지 제작한 3가지의 회로를 조합하면 만들 수 있 ... 회로와 OR회로의 Layout을 그려보고 Layout에서 기생소자를 추출하여 기생소자를 포함한 NETLIST와 직접 작성한 NETLIST를 HSPICE로 시뮬레이션하여 그 결과 ... 를 비교하는 것이다.2. 실험과정이번 실험은 크게 아래와 같은 단계로 진행되었다.① 회로 설계 (NETLIST 직접 작성)② HSPICE로 시뮬레이션③ Magic tool을 이용

리포트 | 11페이지 | 2,000원 | 등록일 2015.09.30

다운로드 장바구니
논리회로설계실습 디코더 엔코더설계 결과보고서

논리회로설계 실험 결과보고서 #4실험 4. 조합회로 설계 - 디코더, 엔코더1. 실험 목표해밍코드의 엔코더의 패리티 비트 생성과 디코더의 Checker와 Correction ... 비트 데이터를a_3 a_2 a_1 a_0이라 하고 3비트의 패리티 비트를r_1 r_2 r_3이라 하면 패리티 비트는 다음과 같은 논리로 생성된다.r_0 = a_0 ``xo r ``a

리포트 | 9페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리회로실험. 실험3. 가산기 & 감산기

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.10.02과목명: 논리회로실험(결과보고서)교수명: 최연익교수님 ... 기의 경우 뺄셈을 수행하는 논리회로이다. 여기서 주의할 점이 있다. 덧셈 수행의 경우A _{2} A _{1}+B _{2} B _{1}의 경우 와B _{2} B _{1}+A _{2 ... 의의이번 실험에서는 예비보고서를 쓰면서 확인한 1비트 반가산기와 전가산기, 반감산기와 전감산기를 조합해 2비트 전가산기, 전감산기의 회로를 구성하고 그 실험결과를 통해 진리표를 작성

리포트 | 14페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 15장. 비동기식 카운터 예비레포트

논리회로실험 A반예비 레포트15장비동기식 카운터5조이름학번실험일15.06.02제출일15.06.021. 이 장의 실험 목적에 대하여 기술하시오.- 비동기식 카운터의 회로구조와 동작 ... 가 작다.언필드 코드 카운터언필드 코드 카운터란 비트열 편성의 일부만을 사용하는 것이다. 사용하지 않는 조합이 되었을 경우의 회복회로가 필요하다. 계수기 본체의 게이트 규모가 커지 ... 플립플롭에서 Q출력을 설계한 회로이다.그레이코드 카운터그레이코드 카운터란 동시에 하나의 비트만 변하지 않게 코드를 할당해서 디코드시의 스태틱 하자드 (단시간의 스파이크장의 잡음

리포트 | 4페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
실험5결과 ENC&DEC

Encoder를 조합하였다. 74HC00, 74HC04, 74HC20을 사용하여 회로를 만들었다. 우측 아래 두 다이오드가 X, Y출력을 나타낸다.(0 0 0 1 0 0) (0 0 1 ... 1 0 0 1 0) (1 0 0 1 0 0) (1 1 1 0 0 0)74HC04와 74HC08을 조합하여 입력단자 2개, 출력단자 4개인 Decoder를 구성하는 실험이다. 입력 ... 의 입력이 74HC42를 통과하여 Decimal code로 변환되는 회로를 구성하였다. (0 0 0 0)부터 (1 0 0 1)까지 순차적으로 해당 출력만 LOW상태가 된다

리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
논리회로설계실습-비교기-MUX-ALU-결과보고서

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계 - 비교기, MUX, ALU1. 실험 목표4비트 크기의 이진수 A, B와 2비트 크기의 선택 신호 S를 입력으로 받아 5 ... 비트 이진수 Y를 출력하는 산술논리연산장치(ALU)의 동작을 이해하고 설계한다. 소스 코드 작성 시, 함수와 프로시저를 포함한 패키지를 사용하여 작성한다. 테스트 벤치 작성을 통해 ... 설계한 ALU가 정상적으로 동작하는지 시뮬레이션을 통하여 확인한다.2. 실험 결과 4가지 연산을 수행하는 산술논리연산장치(ALU)를 함수, 프로시저를 이용하여 작성하시오.(1

리포트 | 8페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) Half Adder,Full Adder (HA,FA) Layout Simulation 결과 보고서

다.@1. Half Adder의 설계방법Half Adder는 두 개의 입력 신호를 받아 두 개의 출력 신호 Sum과 Carry를 출력하는 논리 회로이다. 여기서 Sum의 논리식은 XY ... Adder는 아래와 같은 회로로 나타낼 수 있다.X와 Y의 조합에 따른 Half Adder의 진리표는 아래와 같다.@2. Full Adder의 설계방법Full Adder는 세 개의 입력 ... 신호 X, Y, Z를 받아 두 개의 출력 신호 Sum과 Carry를 출력하는 논리 회로이다. Sum의 논리식은 XYZ로 나타낼 수 있으며, Carry의 논리식은 XY + Z(XY

리포트 | 15페이지 | 2,000원 | 등록일 2015.09.30

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 16장. 동기식 카운터 예비레포트

논리회로실험 A반예비 레포트16장동기식 카운터5조이름학번실험일15.06.02제출일15.06.021. 이 장의 실험 목적에 대하여 기술하시오.- 동기식 카운터의 회로구성과 동작원리 ... 의 입력은 모두 +5V에 연결되었으며 이전 단의 출력의 조합으로 각 플립플롭의 입력이 연결되어 있다. CLK에 하강모서리가 발생하면 순차적으로 카운터가 계수된다. 오른쪽 그림은 4 ... 동기식 다운카운터 회로도를 나타내었다.클록이 발생할 때마다 카운터 값은 감소하게 된다. 업 카운터와 다른 점은 이전 단의 출력을 이용하여 AND 게이트와 연결된다는 점이다. 동기식

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
순차회로 설계 - FSM 예비보고서

하는 레지스터 블록과 state 변수의 천이를 표현하는 함수와 출력 값을 결정하는 함수를 위한 조합논리 회로의 영역으로 구성한다.- FSM은 mealy와 moore 머신 ... 과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - FSM담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 22논리 ... (finite automaton, FA; 복수형: 유한 오토마타 finite automata)라고 하며 컴퓨터 프로그램과 전자 논리 회로를 설계하는데에 쓰이는 수학적 모델이다. 간단히

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
디지털 로직 실험 수체계

하여라. 실험 보고서 표 3-1에서의 각 스위치 조합을 설정하여 회로를 테스트 하여라. 마지막 6개 코드는 유효하지 않은 BCD 코드가 된다. 하지만 2진법으로 스위치 조합을 설정 ... 시스템 구성.□ 모의실험용으로 결함을 만들어 놓은 회로의 고장 진단.2-1. 사용 부품LED 4개Bread Board (Wish Board)7447A BCD/10진 디코더MAN72 ... 화된 10진수로 표현하는 것은 간단하다.하지만 BCD끼리의 연산을 2진수처럼 하면 문제가 생기기 때문에 가산법이 따로 있다.2-3. 실험 순서1. 이 실험의 회로를 구성하기 전에 ‘실험

리포트 | 7페이지 | 1,000원 | 등록일 2015.07.20

다운로드 장바구니
논리회로실험. 실험6. Latch & Flip-Flop

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.10.30과목명: 논리회로실험교수명: 최연익 교수님분 반: 금 ... 하면 실험에서는 순차회로에서 가장 핵심적이고 기본적인 래치와 플립플롭에 대한 기본 개념과 그 작동방식 그 의의에 대하여 알아보는 실험이었다. 우리가 여태까지 실험했었던 조합회 ... 의 CLK, 펄스를 지칭하게 된다. 이때 다양한 회로의 조합을 통해 오직 한 펄스에 한 동작이 아닌 여러 펄스에 한 동작을 수행하도록 회로를 구성할 수 도 있고 이 클럭 신호를 도입

리포트 | 13페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
뇌 과학을 기반으로 한 효율적인 의사소통에 대해 알아보시오.

한 것이었다. 뇌 과학을 통해 밝혀 낸 인간 뇌 속 신경망을 컴퓨터의 회로망으로 대체해 논리적 사고나 일부 고차원적인 활동이 가능한 컴퓨터를 개발해 낸 것이다. 이는 의사소통발달 ... 는 변화나 활동을 기록하며 뇌를 연구한다. 연구한 결과를 여러 가지 측면에서 분석하고 조합하여 사람의 뇌에 대한 총체적 이해를 최종목표로 두고 나아간다. 지금 이미 뇌 과학은 많은 발전

리포트 | 3페이지 | 3,500원 | 등록일 2016.12.26

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)5주차결과

개의 OR gate , inverter를 이용하여 회로를 구현할 수 있다.다. 멀티플렉서여러 개의 데이터를 입력 받을 때 그 중 하나를 선택하여 출력하는 논리 회로로 선택은 지정 ... 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 조합회로 중 디코더, 인코더, 멀티플랙서를 구현하고 그 원리를 이해한다.2. 배경 지식(Essential

리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니

이전10개 40 41 42 43 444546 47 48 49 다음10개

파워링크

신청하기