"논리회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 841-860 / 1,726건

HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

)Introduction (실험에 대한 소개)Purpose of this Lab : Xilinx ISE를 이용하여 Schematic 설계를 한다. 이는 기본적인 논리 회로를 설계해보고 이 ... ) for this Lab다. Hypothesis of this Lab & Basis of the assumption2. Materials & Methods (실험 장비 및 재료 ... & Methods (실험 장비 및 재료와 실험 방법)실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서Project Navigator 실행프로젝트를 만들고 프로젝트를 실행할 폴더

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
디지털실험 - 실험 11. 멀티 바이브레이터 예비

+10Vcontrol0+15VVout 문턱 및 출력 전압2) 비안정 멀티 바이브레이터비안정 멀티 바이브레이터는 안정되지 않는 두 개의 다른 상태를 갖는 스위칭 회로이다. 즉 이 회로 ... %를 갖는다.QQbar Qbar QTriggerTriggerTriggertpt2. 실험 방법1) 처럼 회로를 연결하고R _{A}=1kΩ,R _{B}=4.7kΩ, C=0.1μF ... ㏀} `=`54.8%(이론상의 Duty Cycle과 시뮬레이션을 통해 얻어진 Duty Cycle값이 일치함을 알 수 있다.)회로 구성 및 입·출력 값.고찰이번 시뮬레이션은 의 회로

리포트 | 16페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
디지털실험및설계 결과5(카운터2)

디지털 논리실험 및 설계#5 카운터 (결과)담당교수님 : 교수님제출일자 : 2015. 04. 27조 :학번 :이름 :1. 실 험 결 과(1) 비동기식 및 동기식 십진 카운터CLK ... 을다시 입력 값으로 쓰던지 논리게이트로 값을 바꾸어 줘야한다. 하지만 JK플립플롭이 여러 개가 쓰이므로 회로를 구성할 때 생각을 많이 해야 한다.- 지난 실험에서는 카운터 실험 ... 기 때문에 상당히 집중을 해야 한다.2. 검토 및 토의- 이번 실험을 하면서 카운터의 종류에 대해 알 수 있었다. 이전까지의실험에서는 카운터를 2진수로 나타내어 15까지 카운터를 했었

리포트 | 4페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
디지털실험및설계 결과4(카운터)

디지털 논리실험 및 설계#4 카운터 (결과)담당교수님 : 교수님제출일자 : 2015. 04. 20조 :학번 :이름 :1. 실 험 결 과(1) 비동기식 카운트-업 카운터와 카운트 ... 씩 지워가면서 하면 보다 빠르고 정확하게 회로를 구성 할 수 있다.2. 검토 및 토의- 실험을 통해 JK플립플롭의 이용에 대해 알 수 있었다. JK플립플롭의 작동 원리를 실제로 ... 으로서 회로를 또 다시 구성하지 않고 한 번에 업/다운을 시킬 수 있어서 편했다.실험을 하면서 회로를 구성하는데 어려움이 많았다. 무려 6개의 AND게이트와 4개의 JK플립플롭이 들

리포트 | 5페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) 순차회로 보고서

FPGA를 이용한 디지털시스템 설계 REPORTSequential Circuits 설계11. 실험목표이번 실험의 목표는 Sequential Circuit(순서회로)를 설계한 후 ... 시뮬레이션하는 것이었다.2. 실험이론이번 실험에서 설계할 Sequential circuit(순차회로)란 출력값이 현재의 입력값만으로 정해지지 않고 이전에 기억하고 있는 값과의 관련 ... 으로 정해지는 논리회로를 말한다.대표적으로 래치와 플립플롭이 이에 해당한다.래치와 플립플롭은 1비트의 정보를 보관, 유지할 수 있는 회로이며 순차회로의 기본요소이다. 조합논리회로

리포트 | 19페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
판매자 표지

옴의 법칙 예비보고서

시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.? 디지털 멀티 ... 까지를 표시하므로 회로 설계자에게 신호처리 시 많은 정보를 준다. 신호의 입력은 주로 2 또는 4개의 신호를 동시에 표시한다.오실로스코프는 전자공학의 핵심 장비로 사용하며, 기타 ... 실험 1(옴의 법칙) 예비 보고서1. 예비 과제풀이(1) 아날로그 오실로스코프와 디지털 오실로스코프의 차이점을 조사하라.아날로그 오실로스코프는 인가된 전압이 화면상의 전자빔

리포트 | 5페이지 | 1,000원 | 등록일 2016.12.25

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post

.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ3주차. 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital ... , 1-bit Full-Adder가 정상 작동함을 확인할 수 있었다.ConclusionISE Design Tool을 이용하여 AND Gate 및 1 bit Full-Adder를 설계

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] 복호기와 부호기 / 멀티플렉서와 디멀티플렉서

컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:복호기와 부호기(예비)멀티플렉서와 디멀티플렉서(예비)예비보고서제목 및 목적제목복호기와 부호기(decoder and encoder ... 와 디멀티플렉서의 구조와 동작원리 및 특성을 이해하고, 이론과 실험값이 일치하는지 확인한다. 실험을 통하여 이들 회로에 대한 응용력을 배양한다.원리(배경지식)멀티플렉서와 디멀티플렉서 ... 디스플레이(numeric display) 장치를 들 수 있다. 보다 일반적인 측면에서 볼 때, 입력 측에 어떠한 신호가 있는가를 탐지해서 표시해 주는 직접회로 또는 논리소자로 구성

리포트 | 7페이지 | 1,500원 | 등록일 2015.04.12

다운로드 장바구니
03 논리회로설계실험 결과보고서(병렬가산기)

논리회로설계 실험 결과보고서 #3실험 1. 정류회로1. 실험 목표다이오드의 기본 특성을 이용한 정류회로를 구성하고 실험을 통해 특성을 확인한다.반파 정류회로, 전파 정류회로 및 ... 브리지 정류회로의 특성을 살펴보고 비교해본다.2. 실험 결과실험 1. 반파 정류회로 및 피크 정류회로(1) schematic & 모듈화1) Full Adder 회로2) 8비트 병렬 ... 계산이 200ns동안 유지되는 이유는 테스트벤치에서 ‘wait for 100ns’ 구문 때문이다.실험 1. 10비트 병렬 가산기를 설계하시오(2) VHDL 코딩1) 소스코드2

리포트 | 5페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
반가산기와 전가산기 - 결과

기초회로실험- 결과보고서 -- 8조 -정보통신공학부반가산기와 전가산기- 실험의 목적 -(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력 ... 기와 전감산기, 2bit 병렬 2진가산기를 구성하여 실험하고 진리표를 작성하여 확인해 보았다.- 실험 회로 및 실험 결과 -ABSC00011011(1) 다음 회로를 구성하고 진리표 ... 을 키운다.- 실험의 개요 -2진 연산에 따라서 계산 값과 자리올림을 나타낼 수 있는 반가산기와 전가산기를 회로에 적용하였을 때의 출력이 어떻게 나타나는지 확인하고, 이와 더불어 반감산

리포트 | 4페이지 | 1,000원 | 등록일 2015.10.18

다운로드 장바구니
아주대 논리회로실험 실험1 basic gates 예비보고서

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/13과목명: 논리회로실험교수명: 이정원분 반:학 번:성 명:1. Basic Gates실험목적기본 ... INPUTOUTPUTABXYZ0010100101010100101010111101111111111111참고문헌기본논리게이트 chorogyi.tistory.com/attachment/48d31922d2c2e6S.pdf이효종 외 2명. 『논리회로입문』. 서울 : 영한출판사, 2002 ... REPORT(예비보고서)교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있

리포트 | 8페이지 | 1,000원 | 등록일 2016.07.20 | 수정일 2016.09.21

다운로드 장바구니
논리회로설계실험 ALU & multiplier (결과보고서)

에 실험에서 설계할 때 사용해보았던 것들을 다양하게 활용해보았던 점에 있어서 큰 의의가 있다고 생각한다. 먼저 ALU는 if와 case문을 활용하여 회로를 설계하게 되는데 ALU ... 논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)이번 실험에서는 산술연산, 논리연산, 시프트연산을 수행하는 8비트 ... 의 값에 따라 입력데이터 A, B, Cin의 연산이 결정되게 된다. 각 자리마다 어떠한 연산을 할지 정하게 되는데 이번에 설계할 8비트 ALU 회로는 산술연산 (덧셈, 뺄셈, 증가

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
판매자 표지

디지털실험및설계 결과6(복호기와 부호기)

디지털 논리실험 및 설계#6 복호기와 부호기 (결과)담당교수님 : 교수님제출일자 : 2015. 05. 11조 :학번 :이름 :1. 실 험 결 과(1) 2-to-4 복호기 및 4 ... /출력 값들이 서로 바뀌어 있다는 것을 알 수 있다.실험을 할 때 두 개의 회로를 동시에 구성해서 두 회로를 연결해 주면 세 번째 실험에서의 결과 값이 입력 값과 동일하게 나온다는 것 ... 7-segement가 탈 수가 있으므로 주의해야한다.2. 검토 및 토의- 이번 실험은 앞의 실험들과는 달리 보여지는 결과 값이 확실히 나타났다.특히 7-segement에서 숫자

리포트 | 5페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
아주대학교 논리회로 실험 설계 예비보고서

논리회로 실험설계설계주제:스톱워치목차1. 설계 목표2. 동작 조건3. 동작 설명 및 알고리즘4. 1차 설계 및 분석(1) Clock dividing part(2) 7-s ... ) 총 설계 회로5. 예상 결과 & 미작동 시 대처1. 설계 목표- FPGA를 사용하여 자유 주제로서 스톱워치를 설계한다.(기본의 심화 과제인 start/stop의 기능과 up ... 이 멈춘다.3. 동작 설명 및 알고리즘FPGA를 이용하여 stopwatch를 설계한다. Clock은 50Mhz를 사용한다. 이 clock signal을 divde하여 스톱워치에 사용할 수

리포트 | 10페이지 | 2,000원 | 등록일 2016.06.14

다운로드 장바구니
기본 게이트 설계 예비보고서

과 목 : 논리회로설계실험과 제 명 : 기본 게이트 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 3. 20논리회로설계 ... 실험 예비보고서 #1실험 1. 기본 게이트 설계1. 실험 목표AND, NOT, NAND, OR, XOR, NOR 게이트의 기호와 기본적인 동작 특성을 이해고, 실험을 통해 동작 ... 으며 ASIC 변환이 용이하다. 또한 설계 및 제작시 융통성이 높으며 개발 비용이 저렴한 반면 개당 가격은 비싼 특징이 있다. 데이터 저장을 SRAM에 하므로 휘발성이다.(2) CPLD

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
디지털실험및설계 예비7(연산 회로)

디지털 논리실험 및 설계#7 연산 회로 (예비)담당교수님 : 교수님제출일자 : 2015. 05. 11조 :학번 :이름 :1. 실험 이론(1) 반가산기반가산기는 이진법으로 표시 ... 를 이용한 회로이다.그림6) ALU를 이용한 회로2. 검토 및 토의①(1) 전가산기 및 전감산기의 동작 특성을 진리표에 의해서 확인하라.위쪽에 전가산기와 전감산기의 진리표가 있 ... 에 ?가 붙어있으므로, 맨 앞에 1을 붙여서 10001110으로 하면 된다.⑤ (1) ALU의 기능 및 동작방법을 설명하라.ALU는 정수형 산술 연산, 비트 논리 연산과 같은 단순 연산

리포트 | 9페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)5주차결과

신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... 한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력은 1MHz ... 개의 OR gate , inverter를 이용하여 회로를 구현할 수 있다.다. 멀티플렉서여러 개의 데이터를 입력 받을 때 그 중 하나를 선택하여 출력하는 논리 회로로 선택은 지정

리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
LG전자 하반기 HE사업부 하드웨어직무 합격자소서

과 현장실무는 분명한 차이가 있습니다.따라서 저는 입사한 이후 신입 S/W교육을 열심히 이수하여 부족한 소프트웨어 역량을 키워나갈 것입니다. 그와 동시에 실무에서 회로설계 및 해석 ... 과제로 적외선감지센서를 이용한 화재경보기를 설계한 적이 있습니다. 지금까지 배운 회로를 바탕으로 새로운 센서를 연동시켜 팀의 아이디어를 구현해나갈때 굉장히 큰 보람을 느꼈으며 좋 ... 은 성적도 받을 수 있었습니다. 따라서 저는 회로설계경험과 역량을 바탕으로 HE사업본부에 기여할 수 있다고 생각합니다.저의 강점은 새로운 지식을 배우기를 즐기며 성장의 발판으로 삼

자기소개서 | 4페이지 | 3,000원 | 등록일 2017.12.29

다운로드 장바구니
VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) CMOS AND,OR Layout Simulation 결과 보고서

VLSI 설계 및 프로젝트 실습 REPORTCMOS AND, OR Layout 및 Simulation1. 실험목표이번 실험의 목표는 Magic Tool을 이용하여 CMOS AND ... 를 비교하는 것이다.2. 실험과정이번 실험은 크게 아래와 같은 단계로 진행되었다.① 회로 설계 (NETLIST 직접 작성)② HSPICE로 시뮬레이션③ Magic tool을 이용 ... 설계 방법우리는 앞선 실습에서 NAND와 NOR, Inverter를 Layout과 NETLIST로 작성하였다.AND와 OR는 지금까지 제작한 3가지의 회로를 조합하면 만들 수 있

리포트 | 11페이지 | 2,000원 | 등록일 2015.09.30

다운로드 장바구니
디지털실험및설계 결과2(플립플롭)

디지털 논리실험 및 설계#2 플립플롭 (결과)담당교수님 : 교수님제출일자 : 2015. 03. 30조 :학번 :이름 :1. 실 험 결 과(1) 기본 RS 플립플롭과 레이스 조건 ... 수 있었다. 초기 값을 무엇으로 설정해주냐에 따라 값이 다르게 나온다는 것을 확인했고 오류를 수정하는 방법을 찾았다.2. 검토 및 토의- 이번 실험에서 기본논리게이트를 이용 ... 자면 CLK이 1이 되는 순간bar { Q}의 값이 순간적으로 1이 되면서 논리에 어긋나는 현상을 볼 수 있다. 이유는 실제 CLK은 아주 빠르게 지나가지만 실험에서는 구간을 나누

리포트 | 6페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니

이전10개 38 39 40 41 424344 45 46 47 다음10개

파워링크

신청하기