"출력파형"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 전자회로설계실습 전기회로설계실습 적분기 정류회로 클램퍼 회로 오실로스코프 아날로그 4번문항

판매자 표지는 다운로드시 포함되지 않습니다.

"출력파형" 검색결과 8,241-8,260 / 11,851건

Labview 기초 원리와 실습

주파수가 원래 파형의 주파수보다 너무 낮아 원래 파형이 가진 특징을 놓치고 있는 것을 에일리어싱(Aliasing)이라고 한다. 이 같은 것을 피하려면 측정하려는 주파수보다 약 10 ... : 샘플링 주파수(6) Hardware setting : 변환기에 장착되어 있는 증폭기의 특성에 따른 입력 신호 전압 범위2) 파형 측정 실습(1) 함수발생기와 오실로스코프를 설정 ... 한다. ( 정현파, 100Hz, 채널1, AC)(2) 함수발생기의 출력을 아날로그/디지털 변환기 입력에 연결되도록 신호 접속 보드에 연결한다.(3) 오실로스코프로 함수발생기

리포트 | 6페이지 | 1,500원 | 등록일 2010.04.06 | 수정일 2015.06.13

다운로드 장바구니
lab view를 이용한 daq시스템 구성

출력신호를 측정하는 실무를 익히는 데 있다. PC로 입력을 받기 위하여 계측기 출력신호로서, NI ELVIS장비내의 함수발생기(Function Generator)신호를 이용 ... 한다.하드웨어적인 인터페이스를 수행하고, LabView에서 제공하는 Tool을 이용하여 DAQ 사용자 환경을 구축한다. 최종적으로 입출력데이터 비교를 통하여 구성한 DAQ 시스템의 타당 ... 는 시스템이 여러 계측장비로 구성이 가능하고 또 한 계측장비가 여러 소자로 구성되어진다.○ Encoder여러개의 입력 단자와 여러개의 출력단자로이루어져 있으며, 어느1개의 입력 단자

리포트 | 9페이지 | 1,000원 | 등록일 2010.05.09

다운로드 장바구니
아주대학교 전자공학부 전자회로실험레포트 (모든소스)

과 같이 저항과 커패시터를 이용해 사각파 발생회로를 구현한다. 오실로스코프를 이용하여 사각파 발생기의 출력을 확인하고, 출력 파형의 주기를 측정하여 용량을 알 수 없는 커패시터 ... 은 모른다고 가정한다. 그림의 Voltage 측정기가 찍힌 부분에 오실로스코프를 연결하여 출력파형을 얻어낸다. 출력파형을 분석하여 주기 T를 알아내면 계산을 통해 커패시터의 용량 C ... 값과 출력파형을 통한 주기를 알아내면 계산 과정을 통해 커패시터 용량 C를 알아낼 수 있다. 4. 실험기구(필요한 소자) ① Power Supply ±15V

리포트 | 7페이지 | 20,000원 | 등록일 2008.12.25

다운로드 장바구니
기초전자회로실험 예비레포트 플립플롭 flip-flop

플롭. 표에 동기식 J-K 플립플롭의 입력값과 출력값의 관계를 나타냈다. Qn, Qn+1은 n, n+1번째의 클록 펄스가 들어갈 때의 출력을 표시한다.D Flip-Flop하나의 입력 ... 단자가 있고 클록 펄스가 인가되었을 때 입력 신호가 1이면 1로, 0이면 0으로 자리잡는 플립플롭. 일반적으로 입력 신호를 클록 펄스의 시간 간격만큼 지연시켜 출력으로 내는 데 ... 사용된다. 표는 동기식 D 플립플롭의 입력값과 출력값의 관계를 나타낸 것이다. Qn+1은 n＋1번째의 클록 펄스에 의한 출력을 표시한다.DUAL D-type Flip-Flop

리포트 | 8페이지 | 1,000원 | 등록일 2009.09.18

다운로드 장바구니
22.Oscilloscope의 기본원리와 측정

를 이용한 파형관측 및 전압의 측정방법을 익힌다.▣ 예비지식√ 공식 명칭 : 음극선 Oscilloscope(Cathode Ray Oscilloscope : CRO)√ 시간적으로 변화 ... 하는 전기적 신호를 파형으로 Screen상에 묘사시켜 전기적 변화를 측정 분석하는데 사용되는 기기√ 파형이 나타나는 이유수직 및 수평편향판에는 아무런 전압을 가하지 않으면 CRT ... 편향판과 수직편향판에 입력파형은 다르고 수직편향판에 가하는 전압이 직선성이 우수한 톱니파가 되어야 한다. 이러한 톱니파 발생장치는 Oscilloscope내부에 장치되어 있

리포트 | 5페이지 | 1,000원 | 등록일 2010.04.17

다운로드 장바구니
Design of Common-Emitter Amplifier

주파 특성은 밀러 효과로 인해 양호하지 않다. 다음 공통 이미터 증폭기에 대해 부하 저항의 변화에 대한 증폭도 변화와 바이어스 변화에 대한 출력 파형의 변화를 해석 애플릿을 통해 ... 관측할 수 있다. 부하 저항 RL 이 증가하면 증폭도가 증가하여 출력 파형의 진폭도 증가한다. 바이어스 저항 R2 가 증가하면 트랜지스터의 동작점은 포화 영역쪽으로 이동하고 감소 ... 하면 차단 영역쪽으로 이동한다. 이러한 동작점의 변화로 증폭도의 증감과 출력 파형에 왜곡이 수반된다.콜렉터 특성은 BJT를 이용한 회로를 설계하거나 해석하는 경우, 대신호 증폭기

리포트 | 3페이지 | 1,000원 | 등록일 2009.04.28

다운로드 장바구니
[DSP실험]Sepstrum_PSD(결과보고서)

하여Function Generator로 정현파와 구형파 신호를 입력한다. PSD 파형을관찰하고 FFT 결과와 비교하고 분석한다(Data 수 = 1024, Window ... 화 하여 실험하였고,모든 실험에서 각 Grid는 파형이 잘보이도록 임의로 설정하였다. 위의 FFT 결과에서는delta F를 통하여 sampling frequency가 10kHz임을 알수 ... ]정도로 측정되었고, PSD결과는 28[V]로 ㄱ이론값과 근사한 수치가 출력되었다.- 4[kHz] * 실험 결과 분석실험에서 4kHz는 DSPLAB을 이용하여 아무리 주파수를 높여도

리포트 | 7페이지 | 1,000원 | 등록일 2011.11.24

다운로드 장바구니
[디지털통신] 부호화 방식 ppt 발표 자료 입니다.

0 0 1 11 0 1 0 0 1 11 0 1 0 0 1 1..PAGE:2디지털 아날로그(맛보기 page)-FSK변조의 파형시간[초]bits진폭[V]0 0 1 0 1 0 1 ... 의 사용이 효율적단점직류성분의 존재, 동기화 능력 부족예로, 매우 긴 1의 전송시 출력전압은 data 전송 때까지 일정 값을 유지해야 하나 난조 발생시 신호 자체로 에러 수정 불가 ... 한다...PAGE:13디지털 - 아날로그-ASK 변조의 파형시간[초]bits진폭[V]0 0 1 0 1 0 1..PAGE:14디지털 - 아날로그주파수 편이 변조(Frequency Shift

리포트 | 24페이지 | 1,000원 | 등록일 2011.03.05

다운로드 장바구니
(디지털 공학 과목) 디지털 시계 제작 PPT파일

7 segment 에 출력 시 단위를 이용 오전/오후10M Hz1/100 분주 × 3Decade counter ( 1/10 분주 )Decade counter (1 sec )7-s ... /PM (JK F/F2. 요점 부분 설명(Osc out)ClockClock- 각 부분 파형- 각 부분 파형- 각 부분 파형Clock divideClock divideS e c6

리포트 | 31페이지 | 2,000원 | 등록일 2010.08.25

다운로드 장바구니
기초전자실험1 - [term proejct]Audio Amp

.120.810.68-14.30-15.00-0.713.2413.98-0.734계산값3) 가변저항4의 변화에 따른 출력파형 관찰(,sin파를 인가하고 다음 파형을 관찰)가변저항4 ... :가변저항4 :가변저항4는 출력단이 정상 작동하도록 bias를 정해주는 역할을 한다. 최대값이 조금 변하지만, 모두 sin파형을 보여준다.4) 출력단의 바이어스 확인을 위해 트랜지스터 ... Q5의전압을 확인한다. ()Q5Simulation1.354-1.5262.88계산값5) Power Amp의 증폭도를 측정한다. (,sin파를 인가하고 출력파형을 관찰)Output

리포트 | 15페이지 | 1,500원 | 등록일 2009.08.19

다운로드 장바구니
PCM

방식(hybrid coding)- 파원 부호화 방식과 파형 부호화 방식의 장점을 혼합한 방식으로 전송속도는 4.8 ~ 16kbps임(다) 음성 출력 방식? PCM(Pluse Code ... 에는 어려움? 파형 부호화 방식(waveform coding)- 음성파형을 표본화, 양자화, 부호화하여 전송하고 수신측에서 복호화하여 아날로그 음성 신호를 다시 찾아내는 방식- 양자 ... Modultion)- 분석합성 방식의 대표적인 방식으로 음성파형을 디지털 신호로 바꾸어 기록하는 방식임- LPC 방식을 사용하여 음성 스펙트럼을 디지털적인 수치의 집합으로 표시

리포트 | 30페이지 | 2,000원 | 등록일 2011.12.13

다운로드 장바구니
클램핑 회로 결과보고서 와 회로의 pspice 시뮬레이션

V가 충전되며 출력 파형은 +2V에서 -6V 사이로 출력 됨.배터리의 방향을 전환했을 때 (결과 파형 I)다이오드가 “ON"상태가 되는 Vi의 반주기에 대하여 Vo = - 0.7 ... 과 마찬가지 실험이지만 구형파에서 정현파로 입력을 바꾸어 실험하였다.5) 클램퍼 (R의 효과)< 회로도 >< pspice 파형 > < 실험 파형 >< 회로도 >< pspice 파형 > < 실험 파형 >저항의 변화에 따라 출력파형의 변화를 알아보는 실험. ... 실험6. 클램핑 회로 결과보고서6장. 클램핑 회로 결과 값1) 항복전압Vt = 0.7V2) 클램퍼(R, C, Diode 조합)배터리의 방향이 정방향일 때 (결과 파형 E)< 회로

리포트 | 5페이지 | 1,000원 | 등록일 2008.11.22

다운로드 장바구니
Design of Lead & Lag Compensator Using Root Locus

출력grid on< 매트랩 출력파형 >< 주어진 전달함수의 Locus 출력파형 > < 주어진 전달함수의 Bode Plot 출력파형 >< 설계한 전달함수의 Locus 출력파형 ... > < 설계한 전달함수의 Bode Plot 출력파형 >※ 분 석⇒ 극점과 영점 위치 값의 5배내지 20배 되는 위치에 놓인다. 이 조건에서 우리는 5배로 설계를 진행했고, 에러 값 ... , Bode Plot 및 설계한 후의 Locus, Bode Plot 출력파형을 얻어내었다. 응답 속도가 빨라지는 Lead compensator 의 전형적인 특징을 알아볼 수 있

리포트 | 10페이지 | 5,000원 | 등록일 2008.12.25

다운로드 장바구니
Limiting 회로와 Clamping 회로의 설계실험 예비보고서

.)? 일정한 기준전압보다 높거나 낮은 전압은 잘라내고, 그 이외의 전압만을 출력으로 내는 회로이다. 위의 파형을 보면 입력이 0V 이하일 때는 출력전압과 같은 전압을 출력하지만 0 ... 는 다이오드에 전류가 통하지 않으므로 다이오드 양단이 단락되어 입력과 출력이 같게 된다.3.2 그림 14.1의 각각의 회로에서 3V 위로, 아래로 파형이 나오도록의 값을 설계하여 제출 ... , 평가한다.2. 이론1) Limiting Circuit- 일정한 기준전압보다 높거나 낮은 전압을 잘라내고, 그 이외의 전압만을 출력으로 내는회로이다.2) Clamping

리포트 | 5페이지 | 1,000원 | 등록일 2009.03.18

다운로드 장바구니
디지털 논리회로 실험 텀 프로젝트 발표(간단한 디지털 주사위 게임)

스트립퍼납땜인두 작품의 동작스위치를 누르고 있음으로 인해 펄스파형을 업카운터에 인가-555 타이머로 펄스파를 생성-펄스에 따라 업카운터 실행카운터됨에따라 3bit의 출력이 FND드라이버에 입력-FND에 디스플레이

리포트 | 11페이지 | 2,000원 | 등록일 2010.06.11

다운로드 장바구니
pspice를 이용한 filter 설계

을 통하여 특정 주파수별로 이루어진 음파를 넣어 그것이 필터를 거쳐 스피커로 어떻게 출력이 되는가를 실험 해 보았다. 그리하여 MBK로 이루어진 자동차의 내부 시스템이 과연 도로면 ... 의 특성에 따른 힘을 그대로 받지 않고 내부시스템에서 Filtering 되어 나올 것인지를 도로면의 특성을 Modeling 한 고 주파수의 음원이 스피커로 어떻게 출력이 되는지를 통하 ... 여 알아보는 것이 주 내용이다그리하여 단순한 음파에 따른 스피커의 출력을 통한 원리의 재검토가 아닌, MBK system의 Filtering특성의 검증을 Electric

리포트 | 18페이지 | 1,500원 | 등록일 2011.12.13

다운로드 장바구니
5. Oscilloscope

를 사용할 때 파형을 화면에 잘 나타나게 하는 방법을 순서대로 기술하였다. 이 순서를 따라가면서 사용방법을 익히도록 한다. 각 순서 끝의 괄호 안의 내용은 각 순서의 조정목적이 ... 장이거나 X-Y mode의 고 장이다.⑥ vertical mode(6장, 2-3)에서 (CH1와 CH2를 동시에 또는 DUAL을 선택한다. (2개의 파형이 보이도록 미리 조 정 ... demonstration을 해야 한다.⑩ Time/DIV를 0.5 ms/DIV로 조정한 후 Calibration 출력(6장, 2-6)이 몇 V인지 확인하고 vertical에서 CH1을 그 숫자

리포트 | 2페이지 | 1,500원 | 등록일 2010.11.09

다운로드 장바구니
pspice를 통한 회로 분석(설계과제 11)

‘0’은 0V로 나타낸 경우)는 를 NOT gate를 통과시킨 신호, Op-amp는 비교기로 5V 단일 전원으로 구동된다. 이 회로에서 출력 의 파형이 의 파형과 최대한 동일하게 되

리포트 | 9페이지 | 2,000원 | 등록일 2009.12.23

다운로드 장바구니
연산증폭기 (OP AMP)

.과를 단락시켜라.3. 파형이 찌그러지기 직전까지 신호발생기의 출력을 점차적으로 증가시켜라. 첨두-첨두 전압을 측정하여 표에 기록하라.4. 오실로스코프를 사용하여 증폭기에 대한 입력 ... 27. 연산증폭기 (OP AMP)목적1. 연산증폭기의 이득이 단자 출력에서입력으로의 외부적인 부귀환에만 의존되도록 할 수 있음을 실험적으로 보인다.2. 비반전 증폭기로서 연산증폭 ... 기를 동작시킨다.3. 반전 가산기로서 연산증폭기를 동작시킨다.실험 이론IC 연산 증폭기연산증폭기(operational amplifier)는 출력으로부터 입력으로의 부귀환에 의해서

리포트 | 8페이지 | 1,000원 | 등록일 2011.11.04

다운로드 장바구니
다이오드를 이용한 정류회로

rectifier)(3) 최대 전압 정류 회로(peak rectifier)(4) 추가 실험 : 최대 전압 정류 회로에서의 부하저항 R과 캐패시턴스 C값의 변화에 따른출력 파형의 변화2 ... .0을 이용해 시뮬레이션해본 출력 파형이다.시뮬레이션 시에는 예상하는 이론적인 다이오드의 전압 강하(약 0.6V)를 얻어내기 위해 저항과 source의 진폭을 조절했기 때문에 위 ... 의 출력파형은 역시 예비보고서에 첨부했던 위의 회로를 Multisim v8.0을 이용해 시뮬레이션해본 결과이다.(3) 최대 전압 정류 회로(peak rectifier)아래의 회로

리포트 | 11페이지 | 1,000원 | 등록일 2009.03.10

다운로드 장바구니

이전10개 408 409 410 411 412413414 415 416 417 다음10개

파워링크

신청하기