"설계레포트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 학점은행제 전전설1 1주차 실험설계의 3요소 창의적공학설계 전전설2 사회복지조사론 FPGA 차동증폭기 설계 bjt바이어스회로

판매자 표지는 다운로드시 포함되지 않습니다.

"설계레포트" 검색결과 801-820 / 18,847건

전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습1 [결과레포트]

[03주차] PostLab Report- Title: HBE-COMBO ll –SE VerilogHDL 실습 -담당교수담당조교실험일2016.09.19 ( Monday)학번 ... 를 설계ematic Editor그림 SEQ 그림 \* ARABIC 8 Schematic Editor각 심볼의 연결그림 SEQ 그림 \* ARABIC 9 각 심볼의 연결ISE ... CompileSynthesize : 설계 파일 변환 작업Implement Design : 핀 배치, 디바이스 로직 배치Generate Programming File : 프로그램 파일 생성

Non-Ai HUMAN
| 리포트 | 25페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [예비레포트]

[05주차] PreLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.10.10(Monday)학번2013440043이름문범우목차1 ... Lab연산회로를 이해하고 학습한다연산회로를 직접 설계하며 구동을 확인한다.반가산기, 전가산기, 4비트 가산기를 설계한다..학습한 내용을 응용하여 감산기를 설계한다.나 ... 셈과 방법이 같다.그림 SEQ 그림 \* ARABIC 3 2진수의 나눗셈연산회로 설계 : 반가산기 설계가산기 : 두 개 이상의 수를 입력하여 이들의 합을 출력하는 논리 회로반 가산

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
되먹임회로 설계 결과레포트

며 같이 회로를 해석을 하고 설계하며 많이 배울 수 있었습니다. 또한 전자회로에서 배운 이론적 지식들을 기초실험 과목을 통해서 만들어 보면서 단지 이론적 지식에서 그치지 않고 만들어 봄

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2010.09.12

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습6 [예비레포트]

[08주차] PreLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.11.07(Monday)학번2013440043이름문범우목차1 ... 머신(State Machine)에 대해 이해하고 학습한다.Moore Machine 회로를 설계한다.Mealy Machine 회로를 설계한다.나. Essential ... bit up counter 설계Input : Clock, Reset, Up, Load, Load EnableOutput : Count OutClock이 Rising Edge일 때

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계2_HBE-COMBO ll VerilogHDL 실습7[예비레포트]

[09주차] PreLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.11.07(Monday)학번2013440043이름문범우목차1 ... -Segment Decoder에 대해 이해하고 학습한다.Static 7-Segment 컨트롤러를 설계한다.Dynamic 7-Segment 컨트롤러를 설계한다.PIEZO에 대해 이해 ... 하고 학습한다.PIEZO 컨트롤러를 설계한다.나. Essential Backgrounds (Required theory) for this Lab7-Segment숫자나 문자를 표시

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습4 [결과레포트]

[06주차] PostLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.10.17 ( Monday)학번2013440043이름문범우목차 ... 3 _ 8bit (3초과 부호) 코드를 Verilog cod로 설계하여 HBE_COMBO기기를 통해 결과를 확인한다.Introduction (실험에대한소개)가. Purpose of ... this Lab조합 논리 회로를 이해하고 학습한다.조합 논리 회로를 직접 설계한다...학습한 내용을 응용하여 조합 논리 회로를 설계한다.나. Essential

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습4 [예비레포트]

[06주차] PreLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.10.17(Monday)학번2013440043이름문범우목차1 ... 조합 논리 회로를 이해하고 학습한다.조합 논리 회로를 직접 설계한다...학습한 내용을 응용하여 조합 논리 회로를 설계한다.나. Essential Backgrounds ... 결정됨논리 게이트로만 구성되며, 플립플롭 같은 기억소자는 포함되지 않음.조합 논리 회로 설계 : 디코더해독기임의의 입력 번호에 대응하는 출력만을 활성화 시킴.N비트 2진 입력 신호

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [예비레포트]

[07주차] PreLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.10.24(Monday)학번2013440043이름문범우목차1 ... Lab조합 논리 회로를 응용한 설계를 한다.플립플롭 회로를 이해하고 학습한다.데이터 전송 회로를 설계한다.직렬입력 및 병렬출력 회로를 설계한다.나. Essential ... 하기위한실험순서(1) Procedure of the Lab 1.4bit Shift Register 설계입력 D : BUS Switch 1입력 CLK : Button Switch 1

Non-Ai HUMAN
| 리포트 | 16페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습8 [결과레포트]

[10주차] PostLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.11.14 ( Monday)학번2013440043이름문범우목차 ... 소개)가. Purpose of this LabText LCD에 대해 이해하고 학습한다.Text LCD에 문자를 표시할 수 있는 회로를 설계한다.Text LCD에 자신의 학번과 이름 ... 하여, PreLab에서 설계한 Text_LCD에 학번과 이름을 출력하는 Verilog code를 HBE_COMBO를 통해 확인한다.추가적으로 학번의 맨 뒤 2자리에 대하여 Up Counter

Non-Ai HUMAN
| 리포트 | 22페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습8 [예비레포트]

[10주차] PreLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.11.14(Monday)학번2013440043이름문범우목차1 ... LabText LCD에 대해 이해하고 학습한다.Text LCD에 문자를 표시할 수 있는 회로를 설계한다.Text LCD에 자신의 학번과 이름을 표시할 수 있다.나. Essential ... 에는 액정에 문자를 표시하기 위한 컨트롤러가 같이 구성되어 있기 때문에, 이 컨트롤러를 제어하는 로직이 설계되어야 함.그림 SEQ 그림 \* ARABIC 1 Text LCD

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 논리함수와 게이트 결과 레포트 입니다

아날로그 및 디지털 설계 실습8# 논리함수와 게이트결과 레포트설계실습 8. 논리함수와 게이트1. 목적 : 여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실습 ... Gate (74LS00) 3개- Quad 2 Input NOR Gate (74LS02) 1개- Quad 2 Input XOR Gate (74LS86) 1개- 점퍼선 다수4. 설계 실습 ... 를 설계하였다. 그래서 아래의 그림 좌측과 같이 회로 구성이 복잡해서 오류가 많이 발생하였다. 그 후에 하나의 Quad 게이트에서 여러 개의 게이트를 사용하여 회로를 간단히 하여 성공

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
판매자 표지

Microlens array photography and reflow report(레포트/보고서) - 설계 및 생산공학2 (2015)

설계 및 생산공학(2)실습 보고서Photolithography & Reflow processBeam-profiler2010143081건축공학과임지혁0

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2016.04.04

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [결과레포트]

[04주차] PostLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.09.26 ( Monday)학번2013440043이름문범우목차 ... ) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥20Gate Primitive Modeling과 Behavioral Modeling을 이용하여 회로를 설계하고 각각의 Modeling방법에 대해 학습한다. 또한, Functional ... (Required theory) for this LabVerilog HDL 문법 : HDL 기반 설계의 장점설계 시간의 단축설계의 질 향상특정 설계기술이나 공정과 무관한 설계낮

Non-Ai HUMAN
| 리포트 | 22페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습6 [결과레포트]

[08주차] PostLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.11.07 ( Monday)학번2013440043이름문범우목차 ... 한 Moore machine과 Mealy machine을 응용하여 주어진 상태를 가지는 Moore state machine을 설계한다.. Purpose of this Lab스테이트 ... 머신(State Machine)에 대해 이해하고 학습한다.Moore Machine 회로를 설계한다.Mealy Machine 회로를 설계한다.나. Essential

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 논리함수와 게이트 예비 레포트 입니다

아날로그 및 디지털 설계 실습8# 논리함수와 게이트예비 레포트설계실습 8. 논리함수와 게이트1. 목적 : 여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실습 ... Gate (74LS00) 3개- Quad 2 Input NOR Gate (74LS02) 1개- Quad 2 Input XOR Gate (74LS86) 1개- 점퍼선 다수3. 설계 실습 ... 로 XNOR의 회로도를 설계하라. ABX001010100111(2) AND게이트와 OR게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고 딜레이를 가장 정확

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 신호발생기 예비 레포트 입니다

아날로그 및 디지털 설계 실습5# 신호발생기예비 레포트설계실습 5. 신호발생기1. 목적 : Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 ... : 0.01mu F - 점퍼선 다수3. 설계 실습 계획서(1) 그림 1에 주어진 Wien bridge 회로에서 V+와 Vout의 관계식을 구하시오. 이 관계식을 이용하여 1.63 ... kHz에서 발진하는 Wien bridge 회로를 설계하시오.Figure 1. 신호발생기 회로도-V _{+} = {{RY _{C}} over {Y _{C} +R}} over {R+Y

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 신호발생기 결과 레포트 입니다

아날로그 및 디지털 설계 실습5# 신호발생기결과 레포트1. 설계실습 내용 및 분석(1) 계획서의 (1)에서 설계한 대로, 그림 1에 주어진 Wien bridge 발진기를 제작하시 ... 오. 이 때 Op-amp는 ±15V 전압을 공급하시오.>> 앞서 예비보고서의 (1)에서 설계한 아래의 회로도와 같이 회로를 구성하였다.Wien bridge 발진기 회로실제 브레드 ... 이 더해져서 그런 것 같다.(2) 설계 사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양을 만족하는가? 그렇지 않았다면 그 이유를 분석하시오.>> 실제로

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
디지털회로 카운터 설계 레포트

디지털회로설계레포트11010 감지시의 LED출력 (J-K F/F이용)1. 상태도2. 차기상태표 (a)현재상태차기상태Sx=0x=1S+1zS+1zA000A0000B0010B001A

Non-Ai HUMAN
| 리포트 | 14페이지 | 4,000원 | 등록일 2010.07.08

다운로드 장바구니
[리포트]컴퓨터구조(16bit 컴퓨터 설계)

각 부문별 설계 1. 컴퓨터 내부 레지스터(AR, PC, DR, AC, IR ... , TR, OUTR, INPR) 설계◎ IR, DR, AC, TR의 Block Diagram (bit수가 16인 레지스터들..) 위 레지스터들의 경우 bit수가 16으로 같기 때문에 같 ... 은 방법으로 코딩하면 다음과 같은 Block Diagram을 얻을 수 있다.1. Hardware 부분 설계 이제 지금까지 각각의 자원들을 설계한 것을 바탕으로 그것

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2012.11.01

다운로드 장바구니
부산대 공학설계입문 TRIZ예제 과제리포트 A+

Report # 01제목 : TRIZ예제학과 :학번 :성명 :연락처 :제출일 : 2014.3.31.월(due date : 2014.3.31.월)현재 A공장에서는 금속판을 압연 할

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2015.12.31

다운로드 장바구니

이전10개 36 37 38 39 404142 43 44 45 다음10개

파워링크

신청하기