"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설2 atmega128 디지털 계산기 and 회로 bjt 증폭기 전자회로 111 detector de2보드 fpga

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 741-760 / 15,374건

판매자 표지

성결대 논리회로실습 기말고사

)^7^8..FILE:BinData/image1.bmp..FILE:BinData/image2.bmp..FILE:Contents/section0.xml논리회로 실습의 중요성이론의 실질 ... 적 사고력과 문제 해결 능력을 기를 수 있습니다.하드웨어와 소프트웨어 통합 학습논리회로 설계는 하드웨어와 소프트웨어 간의 상호작용을 이해하는 데 필수적입니다.산업 실무와의 연계 ... 성디지털 설계와 관련된 실질적인 기술을 습득함으로써 취업이나 연구 활동에 도움이 됩니다.주요 실습 주제기초 논리 게이트 실습AND, OR, NOT, NAND, NOR, XOR, XNOR

시험자료 | 4페이지 | 45,000원 | 등록일 2024.12.06

다운로드 장바구니
크로스-결합구조의 부성 미분 저항 회로를 이용한 페리티-시간 대칭 구조의 비접촉 센서 구동 회로에 대한 연구 (Non-Contact Sensing Method using PT Symmetric Circuit with Cross-Coupled NDR Circuits)

본 연구에서는 신축성 인덕터를 이용한 센서 응용을 위한 상태 감지 회로로써 패리티-시간 대칭 구조를 고려한 모델을 제안하고자 한다. 신축성 인덕터를 이용한 센서 구동 회로 ... 로써 트랜지스터를 이용한 부성 미분 저항 회로를 적용하여 신축성 인덕터를 보다 효율적으로 활용할 수 있는 방법을 제안하고, 패리티-시간 대칭 구조의 결합 공진 회로에 대한 특성 분석 ... 을 통해 고전적 공진 회로에 비해 향상된 분해능을 갖는 모델을 설계하였다. 특히, 보다 실질적인 전산모의실험결과를 얻기 위해, 신축성 인덕터 모델의 경우에는 참고문헌의 실험결과를 참고

논문 | 7페이지 | 무료 | 등록일 2025.07.15 | 수정일 2025.07.20

다운로드
RF PLL용 프로그램 가능한 14GHz 주파수분할기의 설계 (Design of Programmable 14GHz Frequency Divider for RF PLL)

여 주파수 분할기 단위요소를 수퍼다이나믹 회로를 사용하여 설계하였으며, 프로그램 가능한 분할비를 얻기 위하여 스위치 단을 사용하였다. 또한 다이나믹 회로가 갖고 있는 주파수 대역의 제한 ... 문제를해결하기 위하여 주파수 분할기 단위요소 회로에 사용하는 부하저항의 크기를 변경하는 방법을 사용하였다. 설계된 회로에 대하여 시뮬레이션해 본 결과 동작 주파수 범위는 1～14 ... like MBOA. To get good performance of speed and noise super dynamic circuits was used, and to get

논문 | 6페이지 | 무료 | 등록일 2025.07.01 | 수정일 2025.07.05

다운로드
효율적인 SOC 설계를 위한 새로운 레지스터 전송 레벨 합성 방법 (A New Register Transfer Level Synthesis Methodology for Efficient SOC Design)

을 순서회로로 변환하는 과정에서 불합리한 변환을 수행하고 순서 회로를 최적화 하는 과정에서 순서회로를 구성하는 레지스터와 조합회로를 분리하여 조합회로 부만을 최적화 한다. 본 논문 ... inadequately. Secondly, the systems separate registers and combinational circuits and then optimize only c ... ombinational circuits. This paper describes their disadvantages and then proposes a new method to

논문 | 9페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
RF PLL용 26GHz 가변 정수형 주파수분할기의 설계 (Design of 26GHz Variable-N Frequency Divider for RF PLL)

분할기 단위요소를 수퍼 다이나믹 회로를 사용하여 설계하였으며, 가변 정수 분할비를 얻기 위하여 MOSFET 스위치를 사용하였다. 또한 다이나믹 회로가 갖고 있는 주파수 대역 ... 의 제한 문제를 해결하기 위하여 주파수 분할기 단위요소 회로에 사용하는 부하저항의 크기를 변경하는 방법을 적용하였다. 설계된 회로에 대하여 시뮬레이션해 본 결과 동작 주파수 범위는 5 ... like MBOA. To get good performance of speed and noise super dynamic circuits was used, and to get

논문 | 7페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
판매자 표지

[A+결과보고서] 실습 7. 논리함수와 게이트

) NAND 게이트만 사용하여 AND, OR, NOT 게이트의 등가회로를 구성한다. NAND, NOT 게이트를 사용하여 3입력 NAND 게이트의 등가회로를 구성한다.그림 1. AND 게이트 ... 다면, 그 이유가 어디에 있다고 보는가?그림 5. AND, OR 게이트 직렬 연결 회로와 시간 딜레이 오실로스코프 측정 결과AND 게이트 3개를 직렬 연결한 회로와 OR 게이트 3개 ... 대로 정상적으로 동작하는 것을 확인하였다.(B) 에서는 NAND 게이트 만을 사용하여 AND, OR, NOT 게이트 등가회로를 구성하였고 NAND, NOT 게이트만을 사용하여 3입력

리포트 | 13페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
듀얼 커패시터를 이용한 새로운 연산증폭기 옵셋 저감 회로에 관한 연구 (A Study on the New Op-Amp. Offset Cancellation Circuit using by Dual Capacitor)

본 논문에서는 기존에 사용되던 auto-zeroing 방식의 옵셋 전압 저감회로가 가지는 단점을 보완하면서 고주파대역에서 연산증폭기 옵셋 전압을 더 효과적으로 저감시킬 수 있 ... 는 새로운 회로구조를 제안하였다. 제안하는 회로구조는 기존의 auto-zeroing 방식의 구조에 커패시터와 일부 스위치를 추가한 듀얼커패시터 구조로서 비교적 간단하며 구현가능성이 높 ... 은 구조이다, 또한 안정적인 출력파형을 발생할 수 있다. 제안한 회로의 동작은 TSMC 1.8V, 0.18 CMOS 공정을 이용하여 Hspice 회로 시뮬레이션을 통해 검증

논문 | 6페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
FPGA 장치 기반의 비동기식 FIFO 구조 설계 및 성능 평가 (FPGA based Asynchronous FIFO Designs and Its Performance Analysis)

최근 nanometer 급의 반도체 공정 하에서 발생하는 공정변이(Process Variation)로 인하여 회로의 신뢰성 유지가 중요한 문제로 인식되고 있으며, 신뢰성 유지 ... 를 위한 설계 기법으로 비동기 회로 설계 기법이 유망한 기술 중 하나로 연구되고 있다. 비동기 회로는 전역 클럭을 사용하지 않는 회로로써, 기존 클럭 기반 설계를 지원하는 FPGA ... 장치에서의 비동기 회로 설계 구현은 어려운 문제이다. 최근 FPGA 장치가 시제품 생산 및 테스트에 사용되는 과거와 달리 현재 제품 생산에 많이 사용되고, 미세 공정기술이 FPGA

논문 | 9페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
판매자 표지

중앙대학교 아날로그및디지털회로 예비보고서8

+ AB =(C) 위에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계한다.S를 표현한 것은 위 ... 으로 XOR, AND, OR 게이트로 회로를 구성하면 다음과 같다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다.Xor gate를 포함한 논리 함수를 사용한다. 2Bit 가산기는 1bit 전가산기 2개를 연결한 형태이다. ... 와 같다. 2-LEVEL AND-OR로 표현한 것이다.S = + + +Cout을 나타내면 다음과 같다. 2-LEVEL AND-OR로 표현한 것이다.Cout = BC + AC + AB

리포트 | 5페이지 | 2,000원 | 등록일 2024.08.06 | 수정일 2025.03.20

다운로드 장바구니
판매자 표지

아날로그및디지털설계실습 예비보고서 9주차

리언 식 - sum of product:(C) B에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로 ... 아날로그 및 디지털 회로 설계실습예비보고서 99. 4-bit Adder 회로 설계9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계 ... 한다.9-2. 실습 준비물부품저항 330Ω, 1/2W, 5%10개Inverter 74HC044개NAND gate 74HC005개NOR gate 74HC025개AND gate 74HC

리포트 | 5페이지 | 1,000원 | 등록일 2025.07.26

다운로드 장바구니
판매자 표지

NAND 게이트 예를 들어 자세히 설명하세요 2 NAND 게이트를 사용하는 이유를 설명하세요 3 NAND와 NOR 게이트로 회로를 구성하는 경우가 많습니다 이유와 무엇 때문에 이렇게 구성하는지에 대해 서술하시오

있는 유일한 게이트로 알려져 있다. 이러한 이유로, 많은 회로에서 NAND 게이트를 사용하는 것이 일반적이다. 또한, 두 개의 NAND 게이트를 사용하여 AND 게이트를 구성할 수 ... 는 AND, OR, NOT 게이트로 구성할 수 있어서 다른 게이트를 사용하지 않고도 다양한 논리회로를 구현할 수 있다는 이점이 있다. 이 연구에서는 2개의 NAND 게이트를 사용 ... 하여 AND, OR, NOT 게이트를 구현하고, 이를 통해 논리회로의 기본 구성 요소인 AND, OR, NOT 게이트의 동작 원리를 이해하는 것이 목표였다. 실험 결과, 2개의 NAND

리포트 | 3페이지 | 2,000원 | 등록일 2024.01.12

다운로드 장바구니
위상특성을 개선시킨 2 Bits MMIC 위상변위기 (2 Bits MMIC Phase Shifter Improving the Phase Characteristic)

Lange 커플러를 이용한 반사구조 위상변위기는 광대역에서 위상변이를 얻는데 사용되는 회로이다. 이런 5-비트 반사구조에서 33.75°는 대개 11.25°와 22.5°를 동시 ... 에 "on"시켜서 얻는 방법이 사용되어져 왔다. 본 논문은 33.75° 위상특성을 개선하기 위하여 GaAs PIN 다이오드와 리액티브 부하로 구성된 별도의 회로를 제안하였으며 MMIC ... 로 구현하였다. 2-6 GHz에서 제안된 회로는 기 발표 논문에 비하여 33.75°를 기준으로 할 때 평균 4.7° 개선된 특성을 얻었다. 기존 회로와 비교할 때 삽입손실 및 반사

논문 | 6페이지 | 무료 | 등록일 2025.06.17 | 수정일 2025.06.26

다운로드
ASIC 설계를 위한 새로운 레지스터 전송 단계 합성 방법 (A New Register Transfer Level Synthesis Method for ASIC Design)

기술 언어로 기술된 설계 사양을 순서회로로 변환하는 과정에서 불합리한 변환을 수행하고 순서 회로를 최적화 하는 과정에서 순서회로를 구성하는 레지스터와 조합회로를 분리하여 조합회 ... , the systems separate registers and combinational circuits and then optimize only combinational ... circuits. This paper describes their disadvantages and then proposes a new method to overcome their s

논문 | 11페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
RFID 태그 칩용 로직 공정 기반 256bit EEPROM IP 설계 및 측정 (Design of logic process based 256-bit EEPROM IP for RFID Tag Chips and Its Measurements)

회로인 CG (Control Gate)와 TG (Tunnel Gate) 구동 회로를 제안하였다. 그리고 DC-DC converter인 VPP (=+4.75V), VNN (-4 ... .75V)과 VNNL (=VNN/3) generation 회로를 제안하였고 CG와 TG 구동 회로에 사용되는 switching power인 CG_HV, CG_LV, TG_HV, TG ... _LV, VNNL_CG와 VNNL_TG 스위칭 회로를 설계하였다. 일반적인 모의실험 조건에서 read, program, erase 모드의 전력 소모는 각각 12.86㎼, 22.52

논문 | 9페이지 | 무료 | 등록일 2025.07.12 | 수정일 2025.07.19

다운로드
전자시스템의 파워 온 리셋 회로 설계 (Design of a Power-on Reset Circuit in Electronic System)

최근 고집적, 고기능화되어가고 있는 전자시스템의 초기 상태 안정화를 위해 파워 온 리셋 회로를 설계하였다. 파워 온 리셋 회로는 저항값이 비슷한 PMOS와 NMOS의 저항 비 ... 를 적용하여 구성하였다. 전원 전압의 상승시간과 관계없이 수십㎳ 이상의 충분한 리셋 시간을 확보하였고 전원 전압 상승시간이 200㎳일 때, 검출된 리셋 회로의 출력 피크 전압이 기존 ... 회로보다 높은 전압에서 검출되어 보다 안정적인 리셋 동작을 수행 할 수 있다. We designed a power-on reset circuit to stabilize the

논문 | 5페이지 | 무료 | 등록일 2025.06.13 | 수정일 2025.06.17

다운로드
판매자 표지

4장 키르히호프의 전압 전류 법칙 예비보고서 A+ 레포트

실험이론 전기 회로망은 각 소자의 직렬 또는 병렬연결에 의하여 구성된다. 회로 내에 흐르는 전류와 각 소자에 걸리는 전압 간의 상관관계는 수식적으로 표현이 가능하다. 회로 내 ... Voltage Law, KVL)이 있다. 가. 키르히호프의 전류 법칙 1) 정의 가) 회로망에서 임의의 한 접속 점(Node)에 유입되는 전류의 총합과 유출되는 전류의 총합은 같 ... 다. 나) 회로망에서 임의의 한 접속점에 유입 유출하는 전류의 대수 합은 0이다. 2) 적용 예시 가) 그림 1의 회로에서 5개의 가지

리포트 | 9페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
판매자 표지

4장 키르히호프의 전압 전류 법칙 결과보고서 A+ 레포트

실험목표- 키르히호프의 전압 법칙(KVL)을 이해한다.- 키르히호프의 전압 법칙을 적용하여 회로를 분석한다.- 키르히호프의 전류 법칙(KCL)을 이해한다.- 키르히호프의 전류 ... 법칙을 적용하여 회로를 분석한다.결과 보고서 항목에 대한 답변 - 예비 보고서를 준비하면서 얻은 이론적 지식을 바탕으로 하여 위의 실험과정에서 얻은 결과를 종합하고 분석한다.- 예비 ... 와 일치하거나 거의 비슷하게 측정됐다. 이로 전류 분배법칙을 설명할 수 있다. - 실험에서 사용된 회로에서 회로가 끊어지거나 소자가 고장인 경우에도 위의 법칙이 성립하는가? 실험결과

리포트 | 18페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습7_논리함수와 게이트_결과보고서

요약AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트 등가회로를 구성하여보고, 반대로 NAND 게이트만을 이용하여 AND, OR, NOT, 3-Input ... NAND 게이트 등가회로를 구성하였다. AND 게이트와 OR 게이트의 딜레이 시간을 직접 측정하였다. NAND 게이트를 이용하여 논리게이트가 동작하는 최소 Vcc 전압을 구하 ... (0)값, High(1)값, Vcc를 각각 0 V, 5 V, 5 V로 설정한다. AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정한다.

리포트 | 9페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
판매자 표지

기초 회로 실험1 제6장 직류의 측정(예비레포트)

전기회로 설계 및 실험1 예비 레포트 제목: 6장 직류의 측정 제목: 제6장 직류의 측정 실험의 목적 본 실험은 회로를 직접 설계를 하여 그 해당 회로의 전류를 측정하고 저항 ... , 전류에 의해 바뀌는 전류 값을 측정하는 것이다. 이론 저항, 전압, 전류 저항은 전기회로에서 전류가 흐르는 것을 방해하는 전기적 요소이다. 즉, 자유전자가 잘 이동을 못하게 하 ... 고 그 허용 범위 내에서 저항을 조정을 할 수가 있다. 전압은 보통 단위 전하 당 일의 변화율을 말하며 단위는 [V]이다. 즉, 회로 이론에서는 한 소자와 연결되어 있는 노드

리포트 | 5페이지 | 1,500원 | 등록일 2024.06.23 | 수정일 2025.07.01

다운로드 장바구니
퍼셉트론 신경회로망을 사용한 유성음, 무성음, 묵음 구간의 검출 알고리즘 (Voiced-Unvoiced-Silence Detection Algorithm using Perceptron Neural Network)

본 논문에서는 다층 퍼셉트론 신경회로망을 사용하여 각 프레임에서의 유성음, 무성음, 그리고 묵음 구간을검출하는 구간검출 알고리즘을 제안한다. 다층 퍼셉트론 신경회로망의 입력 ... 으로는 고속 푸리에변환에 의한 전력스펙트럼 및 고속 푸리에변환 계수가 사용되어 네트워크가 학습된다. 본 실험에서는 원 음성에 백색잡음이 중첩된 음성을 신경회로망에 입력함으로서 각 프레임 ... 에서의 유성음, 무성음, 묵음 구간의 검출성능 결과를 나타낸다. 본 실험에서는 신경회로망의 학습 데이터 및 평가 데이터가 다를 경우에도 이러한 음성 및 백색잡음에 대하여 92

논문 | 6페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드

이전10개 33 34 35 36 373839 40 41 42 다음10개

파워링크

신청하기