"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설2 atmega128 디지털 계산기 and 회로 bjt 증폭기 전자회로 111 detector de2보드 fpga

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 641-660 / 15,371건

판매자 표지

[전자회로] Pspice (Multiplexer) 실험 레포트

의 기능이 가능하도록 회로를 구성한다.AND gate는 74S11을 사용하여 3개의 값을 한 번에 받는다.OR gate는 와 같이 사용한다.s1s0YI0I1I2I3Y00I ... 해야한다. 이렇게 설계한 회로는 기존의 AND gate를 이용하여 만든 Multiplexer와 같은 값을 가지는 것을 확인할 수 있었다. ... 의 선택에 의해 출력이 결정되는 4-to-1 멀티플렉서 회로)2. GATE3. 결과4. 고찰? 시뮬레이션 조건Time : 0s ~ 4sgate는 7410 NAND를 사용하여 멀티플렉서

리포트 | 3페이지 | 1,500원 | 등록일 2020.11.30

다운로드 장바구니
quartus 를 사용하여 and-or gate와 NAND gate 구현

두번째 실습은 우선 F( x,y,z ) = ∑m( 로 표현된 함수를 이해하고 , 이 함수를 각각 2level and or gate 와 2level nand gate 를 사용 ... 해 회로로 나타낸 후 , 두 경우에서의 output wave 가 어떠한 지 비교하는 것이다 . 동일한 함수를 다르게 표현하여 시뮬레이션을 돌리는 것일 뿐이기에 최종 파형은 같을 것 ... ) 이다BDF CaptureQuartus로 다이어그램을 그리면 다음과 같다.And-or 게이트와 달리 기존 and logic 3 개와 output 에 연결되는 or 를 모두 nand 게이트로 바꿨다. 앞과 동일한 함수를 다른 logic 를 사용해 표현 한 것이다.

리포트 | 15페이지 | 2,000원 | 등록일 2020.10.08

다운로드 장바구니
판매자 표지

[전자회로] Pspice (Binary Multiplier) 실험 레포트

0A1를 곱하는 Binary Multiplier 회로를 설계해보았다. 처음의 부분곱은 B1 B0에 A0를 AND gate로 곱한다. 두 번째 부분 곱은 B1 B0에 A1을 AND ... 한다.? 처음의 부분 곱은 B1 B0에 A0를 곱한다.? 곱은 AND연산과 같으므로 곱은 AND연산을 수행한다.? 두 번째 부분 곱은 B1 B0에 A1을 곱하여 처음 부분 곱 ... 에 더한다. 이것은 두 개의 AND gate와 두 개의 반가산기로서 실행된다.B1 B0A1 A0A0B1 A0B0A1B1 A1B0C3 C2 C1 C02. GATE3. 결과4. 고찰

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.30

다운로드 장바구니
로버스트 유무선 보안시스템을 위한 송수신 모듈의 설계 (A Design of Transceiver Module for Wire and Wireless Robust Security System)

송수신모듈은 RF 제어 회로와 무선 송수신 회로로 구성된다. RF제어회로는 저전력 협대역 RF 송수신 시스템으로서 마이크로프로세서의 레지스터에 저장되어 있는 특정 주파수 대역 ... -time wire and wireless robust integrated security system to solve the problem of conventional s ... ecurity system and its transceiver module is proposed. The presented robust integrated security system is

논문 | 8페이지 | 무료 | 등록일 2025.05.23 | 수정일 2025.05.26

다운로드
홍익대학교 전전 실험1 기본논리게이트 예비보고서

게이트 또는 단순히 게이트라 한다. 게이트에는 NOT, AND, OR, NAND, NOR, XOR 등이 있다.2. NOT 게이트NOT 게이트 심볼과 진리표 NOT 게이트 회로도 ... . AND 게이트AND 게이트 심볼과 진리표 AND 게이트 회로도AND 게이트는 부울대수의 AND 연산을 하는 게이트로, 두 개의 입력 A와 B를 받아 A와 B 둘 다 1이면 결과가 1 ... 예비 보고서기본논리게이트담당교수님:제출일자 :학번 :이름 :1. 목 적기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트의 동작 특성 및 응용에 대하

리포트 | 6페이지 | 1,000원 | 등록일 2020.12.25 | 수정일 2021.03.05

다운로드 장바구니
판매자 표지

[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Decoder, Encoder 실험결과보고서

다. 아래 행들도 마찬가지로 비교해보면 a와 b의 십진수의 값이 d 옆의 숫자와 같은 10진수로 표현될 때, 1이 됨을 알 수 있다.- and게이트와 not 게이트를 이용하여 논리회로 ... Chapter 1. 실험 목적Decoder와 Encoder를 이해하고, 2x4 decoder, 4x2 encoder, 3x8 decoder를 논리회로로 설계할 수 있 ... 다.Chapter 2. 관련 이론ü CodeCode는 부호로, 정보를 특정한 형태로 표현하는 규칙을 의미한다.대부분의 논리회로는 2개 값의 신호를 받아들이기 때문에, 10진수는 2진수의 항

리포트 | 8페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
디지털공학 실험-논리게이트

.37702. 평가 및 복습문제실험 4 논리게이트1 2번-온도 또는 압력이 과도하게 높을 때 경보회로가 울려야 한다. 둘 중 한 조건이 참일 때 LOW 신호이다. 그리고 참일 때 접지 ... 로 단락된다. 따라서 둘 중 하나만 참이어도 LOW가 되어야 한다 따라서 민수 말대로 AND 게이트가 필요하다.실험 5 논리게이트2 3번-XNOR 소자를 invert 한 값

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.21

다운로드 장바구니
생산자동화 시스템에서 실시간 물체인식을 위한 디지털 뉴런프로세서의 설계 및 구현 (Design and Implementation of the Digital Neuron Processor for the real time object recognition in the making Automatic system)

프로세서를 제안하고 이를 구현하기 위한 중요연산부인 PE를 설계 및 구현하였다. 설계된 디지털 뉴런프로세서는 잉여수계를 이용한 MAC(Multiplier and ... Accumulator)연산기와 혼합계수 변환을 이용한 시그모이드 함수 연산부로 구성된다. 설계된 회로는 C언어 및 VHDL로 기술하였고 Compass툴로 합성하였으며 LG 0.8μm CMOS공정 ... 으로 기대된다. In this paper, we designed and implementation of the high speed neuron processor for real

논문 | 14페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
새로운 유지구동전압 저감형 AC PDP용 에너지 회수회로 (A Novel Energy Recovery Circuit for AC PDPs with Reduced Sustain Voltage)

본 논문에서는 TERES(TEchnology of REciprocal Sustainer)회로와 같은 유지구동전압 저감형 구동회로의 성능을 개선하기 위해 새로운 AC PDP ... 용 에너지 회수회로를 제안하였다. TERES회로에서는 유지구동전압이 일반적인 AC PDP용 구동회로의 절반이지만 에너지 회수회로가 없다. 제안한 회로에서는 에너지 회수회로를 설치하여 효율 ... 을 높이고 ZVS 또는 ZCS의 구현으로 스위칭소자의 손실을 줄인다. 에너지 회수회로가 추가되었음에도 불구하고 제안한 회로의 능동스위칭 소자 수가 TERES회로와 동일하다. 제안

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
위치민감형 광다이오드 검출기의 신호처리회로 개발과 적용 (Development of Signal Process Circuit for PSAPD Detector)

대한방사선과학회 윤도군, 이원호

논문 | 5페이지 | 무료 | 등록일 2025.04.21 | 수정일 2025.05.13

다운로드
LG디스플레이 회로개발 합격자소서

성과) 등으로 기술하여 주시기 바랍니다. 1000“설계 역량은 물론 디스플레이 지식까지”반도체공학과 전자회로를 수강하며 소자의 물성 및 아날로그 회로의 기초이론을 학습 ... 했습니다. 이어 디지털집적회로설계를 수강하며 Gate 레벨 회로부터 집적회로까지 다양한 회로를 설계했습니다. HSpice를 사용해 설계 후 Magic tool로 Layout을 진행 ... 했습니다.캡스톤 디자인 수강 전 3개월간 LAB에서 회로설계 tool-Cadence Virtuoso 교육을 받았습니다. 테스트 회로를 설계해 트랜지스터의 파라미터를 sweep 하며 동작 특성

자기소개서 | 3페이지 | 4,000원 | 등록일 2021.12.19

다운로드 장바구니
[특허청] 배치설계설명서

■ 반도체집적회로의 배치설계에 관한 법률 시행규칙 [별지 제4호서식] 특허로(www.patent.go.kr)에서 온라인으로 제출 가능합니다.배치설계설명서(앞쪽)【배치설계의 명칭 ... 및 분류】【배치설계의 명칭】【제1분류】【제2분류】(【반도체집적회로의 명칭】)【배치설계파일의 설명】【파일 형식】【배치설계의 간단한 설명】위와 같이 특허청장에게 제출합니다.제출인(대리 ... 여 별지 제3호서식(설정등록신청서)의 첨부서류로 제출합니다(관련 규정: 「반도체집적회로의 배치설계에 관한 법률 시행령」 제11조제2항제2호).2. 처리절차신고서 제출⇒접수 및 접수증

서식 | 4페이지 | 무료 | 등록일 2023.03.13

다운로드 장바구니
전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현 (Implementation of Ternary Valued Adder and Multiplier Using Current Mode CMOS)

본 논문에서는 전류모드 CMOS에 의한 2변수 3치 가산기 회로와 승산기 회로를 구현하였다. 제시된 전류모드 CMOS에 의한 3치 가산기 회로와 승산기 회로는 전압 레벨로 동작 ... 하며, HSpice 시뮬레이션을 통하여 이 회로들에 대하여 동작 특성을 보였다. 제시된 회로들은 0.18㎛ CMOS 표준 기술을 사용하여 HSpice로 시뮬레이션 하였다. 2변수 3 ... 치 가산기 및 승산기 회로의 단위 전류 는 5㎂로 하였으며, NMOS의 길이와 폭 W/L는 0.54㎛/0.18㎛이고, PMOS의 길이와 폭 W/L는 1.08㎛/0.18㎛이

논문 | 8페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
Perfect Shuffle에 의한 5치 논리회로의 구성에 관한 연구 (Study on Construction of Quinternary Logic Circuits Using Perfect Shuffle)

본 논문에서는 Perfect Shuffle에 의한 5치 논리 회로의 구성에 관한 한 가지 방법을 제시하였다. 먼저, Perfect Shuffle 기법과 Kronecker 곱 ... 에 의한 5치 논리함수의 입출력 상호연결에 대하여 논하였고, 의 가산회로와 승산회로를 이용하여 5치 Reed-Muller 전개식의 변환행렬과 역변환행렬을 실행하는 기본 셀을 설계 ... 하였다. 이 기본 셀들과 Perfect Shuffle과 Kronecker 곱에 의한 입출력 상호연결 방법을 이용하여 5치 Reed-Muller 전개식에 의한 5치 논리 회로를 구현

논문 | 11페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
용량성 지문센서를 위한 저전력 감지회로 (Low Power Detection Circuit for a Capacitive Fingerprint Sensor)

본 논문에서는 개선된 회로를 적용한 용량성 센서용 저전력 전하분할 방식의 지문센서 감지회로를 제안하고 있다. 제안된 회로는 기존회로에 비하여 전력소모를 크게 줄이고 융선과 골간 ... 의 감지전압차를 확대하였다. 설계된 회로는 40MHz 동작주파수, 3.3V 전원에 0.35μm 표준 CMOS 공정 파라미터를 적용하여 시뮬레이션을 실시하였다. 검증결과 47% 전력 ... 소모 감소를 보였고 융선과 골간의 감지 전압 차에 있어서 90% 증가를 나타내었다. 제안된 회로는 면적의 증가 없이 기존 픽셀 레이아웃에 구현되었다. A modified c

논문 | 6페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드
40 Gb/s 광통신 수신기용 클락 복원 회로 설계 (Design of the Clock Recovery Circuit for a 40 Gb/s Optical Receiver)

40 Gb/s 광 수신기용 클락 복원회로를 설계 및 제작하였다. 클락 복원회로는 전치 증폭기, 다이오드를 이용한 비선형 회로, 대역통과 필터, 클락 증폭기로 구성되어 있다. 40 ... Gb/s 클락 복원회로를 제작하기에 앞서 10 Gb/s 클락 복원회로를 제작, 측정하였다. 40 Gb/s 클락 복원회로에 10 dBm의 40 Gb/s NRZ 신호를 입력 ... 하였을 때, 비선형 회로를 통과한 후에 40 GHz의 클락이 출력 전력 20 dBm으로 복원되었다. 비선형 회로를 통과하여 복원된 클락은 협대역 필터를 통과하고, 증폭되게 된다. 제작

논문 | 6페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
수동형 RFID 태그를 위한 전파 이중 경로 전압 체배기 (A Dual-Path Full Wave Voltage Multiplier for passive RFID Tags)

본 논문은 기존의 전압 체배기를 개선하여, 전압발생 효율과 전류 구동능력을 향상시킨 이중 경로 전파 전압 체배기를 제안하고 제작하여 특성을 측정하였다. 제안된 회로는 종래의 회로 ... 에 비하여 4개의 다이오드가 추가로 필요하나, 이로 인한 면적증가는 무시할 수 있는 수준이다. 시뮬레이션 결과에 의하면, 제안된 회로의 출력 전력은 종래회로에 비하여 약 2배 정도 ... 향상되었다. 제작된 칩의 측정결과로부터 제안된 회로의 전압이득은 부하전류를 구동하지 않는 조건에서, 종래 회로보다 약 51% 정도 향상되었다. 제안된 회로는 UHF 대역 주파수

논문 | 6페이지 | 무료 | 등록일 2025.07.08 | 수정일 2025.07.11

다운로드
IoT 센서 노드 충전용 RF 에너지 하베스팅 회로 구현 (Implementation of RF Energy Harvesting Circuit for Wireless Charging of IoT Sensor Nodes)

본 논문에서는 무선 센서 네트워크의 동작 수명 연장을 위해 필수적인 RF 에너지 하베스팅 회로를 설계및 구현하고, 이의 동작을 검증한다. 제안된 에너지하베스팅 회로는 고주파 AC ... 입력 전력을 충전용 DC 전력으로 변환하는 정류 회로와 나노 파워 부스트 충전기 및 벅 컨버터 집적회로를 채용한 DC-DC 부스트 충전 칩셋으로 구성된다. 정류 회로는 90 ... MHz RF 입력 전력 기반으로 동작하며, 충전 회로 구동을 위한정류회로 출력 전압 확보를 위해 전압 증폭 기능을제공한다. 충전 회로는 저전력 환경에 적합한 칩셋을채용하였고 저온 환경

논문 | 4페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
1.5Gbps 직렬 에이티에이 전송 칩 구현 (Implementation of 1.5Gbps Serial ATA)

감지, 스크램블링 회로, 8b/10b 복호화/부호화 회로 및 프리미티브 생성/검파 회로로 구성되었다. 물리 층은 직렬화/병렬화 회로와 전원 초기 인가시의 리셋 발생회로, OOB ... 신호 발생/검파 회로, 데이터로부터 클록을 복원하는 회로, 스??치 회로 및 임피이던스 조정 회로와 콤마 발생/감지 회로로 설계하였다. 또한 물리 층과 링크층의 동작을 확인하기 ... 속도의 사양 목표치에 비해서, 실제 측정된 데이터 전송 속도는 1.28Gbps 로 측정되었다. 회로 시뮬레이션에 의한 확인 결과, 레이아웃에서의 배선에 대한 기생 성분의 영향에 의한

논문 | 8페이지 | 무료 | 등록일 2025.07.12 | 수정일 2025.07.19

다운로드
양방향 피드백 구조의 JK 플립플롭을 이용한 QCA 기반의 4비트 비동기식 카운터 설계 (Implementation of QCA Based 4-Bit Asynchronous Counter Using JK Flip-Flop of Bidirectional Feedback Structure)

양자점 셀룰라 오토마타(QCA: quantum-dot cellular automata)는 CMOS 회로가 그 한계에 가까워짐에 따라 이를 대체할 차세대 회로 기술 중 하나로 ... 서 자리잡고 있다. 순차회로에서 클럭 펄스에 개수를 처리하기 위한 논리회로인 카운터는 동기식 카운터와 비동기식 카운터가 존재하며, 그 중 본 논문은 4비트의 비동기식 카운터를 제안 ... 한다. 또한, 순차회로에서 카운터를 구성하는 요소 중 하나로서 1비트의 정보를 저장하고 유지하는 회로인 플립플롭은 총 4개가 존재하나, 본 논문에서는 양방향 피드백 구조를 이용한 QCA

논문 | 10페이지 | 무료 | 등록일 2025.06.07 | 수정일 2025.06.10

다운로드

이전10개 28 29 30 31 323334 35 36 37 다음10개

파워링크

신청하기