"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 아날로그 논리 회로 게임

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 741-760 / 2,327건

전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

HDLpost-lab reportⅠ. 서론1. 실험 목적본 실험에서는 Verilog HDL의 사용법을 익히고 이를 사용하여 디지털 논리회로를 설계하는 여러 가지 방법을 다룬다 ... (베릴로그)는 전자회로와 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.C언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 ... 프리미티브를 이용한 모델링, 반가산기 회로)[사진 4] 베릴로그 HDL 모델링의 예시(행위수준 모델링(조합논리회로), 2-to-1 MUX)[사진 5] 베릴로그 HDL 모델링의 예시

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

디지털논리회로실험예비 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... ) Decoder하나의 코드 체계를 다른 코드 체계로 변환하는 논리 회로이며 일반적으로 입력이 출 력에 비해 더 적은 bit수를 갖는다. 대표적으로 n-to-2^{ n} binary ... 므로 논리 회로는 [그림 4]처럼 구현될 수 있다.[그림 4]2) EncoderDecoder와 반대의 기능을 하는 논리 회로이며 일반적으로 입력이 출력에 비해 더 많 은 bit수를 갖

리포트 | 11페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[컴퓨터과학과] 2018년 동계계절시험 디지털논리회로 시험범위 핵심체크

제1장 컴퓨터와 디지털 논리회로1. 디지털 시스템 1) 시스템의 정의(1) 검은 상자형 시스템① 입력과 출력을 갖는 검은상자로 표현② 시스템의 입력과 출력에만 관심을 갖 ... 의 조정이 가능 ③ 단순성: 시스템 설계가 단순 ④ 안정성: 0과 1로 유지되므로 높은 안정성 ⑤ 견고성: 잡음 등에 강함 ⑥ 정확성: 논리적인 처리로 정확한 결과 도출 - 중략 - ... 고 시스템을 고려(2) 구성요소 집합으로서 시스템① 검은 상자 내부에 관해 규정② 시스템에 부여된 목적을 달성하기 위해 상호작용하는 구성요소들의 집합2) 아날로그와 디지털(1) 데이터

방송통신대 | 76페이지 | 9,000원 | 등록일 2018.12.09

다운로드 장바구니
판매자 표지

조선대 전자회로실험 디지털시계 과제 레포트

RC발진 회로를 이용하여 가변저항 100K옴 을 가변하여 발진주파수를 변화 시킨다. 가변적항을 적절히 변화시켜서 디지털 시계의 시간을 조정을 하고 시계의 기본단위인 1초를 나타내 ... /드라이버로서 7447을 사용하여 7-세그먼트 LED를 구동하기떄문에 7-세그먼트 LED는 공통 애노드형을 사용합니다.동작원리 디지털 시계 발진 회로 분주 회로 디코더 회로 카운터 회로 ... 표시 회로동작원리 디지털 시계 발진 회로 일정한 주기 의펄스를 발생하는 회로로 무안정 멀티바이브레이터에 의한 방법이다. 즉 커패시터 C 의 전압 충전과 저항 R 을 통한 방전

리포트 | 19페이지 | 1,500원 | 등록일 2019.11.07 | 수정일 2019.12.07

다운로드 장바구니
디지털 실험 7장(가산기,감산기) 결과보고서

) 설계로부터 회로를 구성한다. 진리표 7-3에 나열된 대로, 모든 가능한 입력을 시험한다. 출력은 LED로부터 바로 읽어진다. 논리 1일 때, LED는 ON이 되고 논리 0일 때 ... (overflow) 검출로 부호화 수의 가산기 설계를 완성한다.2. 실험순서1) 그림 7-5는 2진수를 Excess-3코드로 변환하는 회로를 부분적으로 완성한 설계이다. 그것은 이론 요약 ... 실험 6장 비교기1. 실험목적- 가산, 감산 연산을 구현해 본다.- 4비트 2진수를 Excess – 3 코드로 변환하는 변환기를 설계, 구현, 실험한다.- 3 오버 플로우

리포트 | 6페이지 | 3,000원 | 등록일 2019.12.17

다운로드 장바구니
플립플롭 실험보고서

한 순차회로로서 그림과 표를 통해 S-R래치를 나타내었다. 여기서 S(set)는 출력 1을, R(reset)은 출력 0으로 되도록 한다는 의미이다. NOR 논리 게이트를 교차 되먹임 ... 이틀 이용한 클록형 D 플립플롭] D 플립플롭은 CMOS 디지털 집적회로 시스템에서 가장 많이 사용되는 형태로, 대부분 에지 트리거링 기법이 적용된다. 우선, 클록(CK)의 통과 ... 의 경우에도 JK플립플롭에서 J와K가 합쳐진 형태와 같다. 의 특성식을 가지며, T 플립플롭은 카운터 및 주파수 분주회로 등의 스테이트 머신 설계에 유용하게 사용된다.3. 실험

리포트 | 12페이지 | 1,000원 | 등록일 2020.04.26

다운로드 장바구니
컴퓨터공학개론 2장 답

. 유니코드는 한글만을 위한 코드 체계가 아닌, 전 세계 언어를 하나의 코드 체계안으로 통합하려는 컴퓨터 업체들의 협의에 의해 만들어진 코드이다. ( O )12. 논리곱 회로는 논리 ... 습니다.3. 컴퓨터의 각 세대를 구분하는 핵심적인 특징들이 무엇인지를 설명하시오.제1세대의 가장 큰 특징은 논리회로로 진공관이 사용되어진 것이며 기억장치는 자기드럼, 입력장치로 천공 ... 하였고 기업, 정부, 기관들의 컴퓨터 수요에 부응하여 엄청난 성공을 거둔 컴퓨터이다. ( O )5. IBM S/360부터 제3세대 컴퓨터 시대로 분류되는 핵심적 동기는 집적 회로의 사용이

리포트 | 4페이지 | 1,000원 | 등록일 2019.04.12

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
7세그먼트 디코더 실험보고서

로, 1은 0으로 수정하여 설계하면 된다.[세그먼트 디코더의 회로도]3. 실험 예비보고3.1 기초 이론의 식 (1)과 같이 실험 4의 [표 4-2] BCD/10진수 디코더의 부울 함수 ... 신호를 만들어내 는 조합회로이다.다음은 캐소드 공통형 7세그먼트 표시기를 위한 디코더의 설계과정을 나타낸다. 캐소드 공통형이므로 예를 들어, BCD 코드가 0011 즉 숫자 3 ... Karnaugh map을 이용한 간단화 과정을 거친 후 작성된 디코더의 회로도는 다음과 같다. 만약 애노드 공통형 7 세그먼트 표시기인 경우는 진리표에서 a~g 값을 0은 1

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.26

다운로드 장바구니
플립플롭 예비

XOR 게이트:참 입력의 숫자가 홀수일 때 참 (1/HIGH) 출력을 내보내는 디지털 논리 게이트이다. 배타적 논리합을 구현하며 게이트의 입력 중 하나만이 오직 참이라면 그 결과 ... 는 참이 된다. 입력값이 서로 다르면 1을 출력하고, 같으면 0을 출력한다.2) 7400 quad NAND 게이트:모든 입력이 참일 때에만 거짓인 출력을 내보내는 논리 회로이다.3 ... ) 7404 hex 인버터:인버터 회로는 그 반대 논리 레벨을 나타내는 전압을 그 입력에 출력한다. 주요 기능은 적용된 입력 신호를 반전시키는 것입니다.4) 7474 dual D플립

리포트 | 8페이지 | 1,000원 | 등록일 2019.03.26

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서

디지털논리회로실험예비 보고서[4주차]실험 4. Multiplexer, Demultiplexer and Comparator1. 실험 목적1) Tri-state 소자의 동작 원리 ... 하는 논리 회로 를 [그림 12]와 같이 설계할 수 있다.f=(x _{ 2}?y _{ 2})+(x _{ 1}?y _{ 1})+(x _{ 0}?y _{ 0})이다.[그림 12]3 ... 는 논리 회 로이다. 이때, 출력으로 내보낼 값의 선택은 select input을 통해 결정한다. 4-to-1 multiplexer의 graphical symbol과 진리표를 [그림

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

.② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field ... 1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2 ... , NOR2, XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

로 확인하는 실험이다. 실제 디지털 회로에서 각 논리게이트에 해당하는 연산자를 베릴로그로 나타내고 출력값을 LED를 통해 확인하는 과정으로 이루어진다. 실제 실험에서 문법오류 및 일부 ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... 설계두 3비트 2진수 A, B의 크기를 비교하는 회로를 [그림 1]과 같이 설계하였다. 이때, 음수는 취급 하지 않으며 각 출력의 논리식은i_{ 2}=a _{ 2}⊙ b _{ 2 ... 설계2개의 half-adder를 이용하여 [그림 4]와 같이 회로를 설계하였다. 이때, 2개의 AND gate와 1개 의 OR gate를 NAND gate로 대체

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
판매자 표지

디지털회로 예비 보고서[AND, OR, NAND, NOR, XOR]

. 예비 이론1.1 소개-디지털 시스템 : digit으로 표현된 논리 정보를 조작하기 위해 설계되어진 장치-아날로그 시스템 : 아날로그 형태인 물리량을 조작하는 장치-아날로그 시스템 ... 1.3 바이너리의 정의-디지털회로를 실제 회로에서 구현하기 위해서는 0과 1 이라는 두 개의 digit만, 즉 바이너리수를 사용한다. 이러한 바이너리의 표현은 High, Low ... 디지털 회로 실험 예비 보고서 #1실험 1. 각 소자의 특성과 목담당교수제 출 일분반/조학 번이 름1. 실험 목표① 디지털과 아날로그의 차이를 이해할 수 있다.② AND, OR

리포트 | 7페이지 | 1,000원 | 등록일 2018.06.12

다운로드 장바구니
동기식 카운터 레포트

플롭의 클럭단자에 연결하여 동시에 동작시키는 방식이다. 비동기식에 비하여 동작속도가 빠르지만 설계과정이 복잡하다.? 특성 방정식을 이용한 동기식 카운터 설계플립플롭의 출력 논리 ... 로 전개하여 설계하는 방법책에는 2가지의 방법이 있지만 교수님께서는 특성방정식을 이용하여 푸는 것이 제일 적합하고 간단하다고 하셔서 특성방정식을 이용해서 회로구성하는 법을 배웠다.우선 ... 동기식 카운터1. 실험목적① 동기식 카운터의 동작 특성 이해② 동기식 카운터의 설계③ 특정방정식을 이용한 동기식 카운터 설계2. 배경이론? 동기식 카운터동기식 카운터는 모든 플립

리포트 | 5페이지 | 1,000원 | 등록일 2019.06.21

다운로드 장바구니
쌍안정 회로와 RS래치 결과보고서 A+

을 다시한번 상기하게 되는 시간이었다. 그리고 디지털공학과 논리회로설계 시간에 학습한 내용들을 실습으로 접목을 시킨 점에서 의미가 깊다고 생각한다. ... 실험은 RS래치와 D래치를 이해하고 회로로 구현하는 것이다. RS래치는 디지털 실험 책과는 달리 NOR게이트로 구성을 했다. RS래치는 R에 1이 인가되고 S에 0이 인가될때 ... Experiment-Report(11장 쌍안정 회로와 RS래치)1. 실험목적쌍안정 회로의 동작을 이해하고, 메모리 기본 소자의 개념을 파악한다.2개의 NOR 게이트 또는 2개

리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11

다운로드 장바구니
정보 기기의 구성과 동작

1. 컴퓨터의 구성과 동작 Ⅱ . 정보 기기의 구성과 동작1-1. 디지털 설계 70 쪽 디지털 설계의 기본 이론이 되는 불 대수와 논리 연산을 이해할 수 있다 . 논리 회로 ... 의 설계 과정을 이해하고 기본적인 논리 회로를 설계할 수 있다 . 학 습 목 표1-1. 디지털 설계 70 쪽 정보 기기는 어떤 원리에 의해 만들어질까요 ? 동기 유발1-1. 디지털 설계 ... 며 , 연산의 결과 또한 참 또는 거짓이 된다 .1-1. 디지털 설계 70~71 쪽 1. 불 대수와 논리 연산 불 대수의 사용 목적 디지털 회로의 설계와 분석을 용이하게 하기 위함

리포트 | 49페이지 | 무료 | 등록일 2017.11.01

다운로드 장바구니
counter 회로의 비동기식 counter와 디코더, 7-segment의 동작원리에 대해 이해하고 실험을 통해 확인한다

정보로 바꿔주는 조합논리회로7-segment7개의 LED를 이용하여 10수를 표현해주는 장치(디지털 논리회로(디코더)를 이용한 10진수의 표현 가능)3.실험 재료-Dual ... 다.orcad 시뮬레이션orcad 시뮬레이션을 통하여 비동기식 counter의 A,B,C,D 출력값이 위의 1번표와 같이 나온 것을 볼수 있다.회로도 제작회로 설계위의 이론과 orcad ... 시뮬레이션을 토대로 비동기식 counter의 출력A,B,C,D를 디코더를 이용한 7-segment에 입력한 회로도를 짜고 회로를 설계했고 이론과 같이 7_segment의 출력이 0

리포트 | 6페이지 | 1,000원 | 등록일 2018.11.02 | 수정일 2020.01.22

다운로드 장바구니
판매자 표지

한국전력공사 자기소개서입니다. 서류탈락 경험 없습니다.

시절 ‘디지털 논리 회로’ 전공 강의에서는 여러 가지 논리 소자를 이용하는 회로 설계가 주 과제였습니다. 설계가 진행될수록 회로는 점점 더 복잡해졌고, 최종 실행 시 문제가 발생 ... 해도 오결선의 위치가 어딘지 알 수 없었습니다. 조장은 회로 설계 과제는 다시 해체해서 처음부터 연결하는 수밖에 없다고 하였습니다. 하지만 저는 그 방식으로 다시 하기에는 시간 ... 적으로도 오래 걸리고, 회로가 굉장히 복잡하여 비효율적이라고 생각했습니다. 고민하던 중에 문득 '기본 회로 설계' 강의에서 배운 'OrCAD'라는 시뮬레이션 프로그램이 떠올라 조장

자기소개서 | 2페이지 | 5,000원 | 등록일 2019.10.16 | 수정일 2023.06.13

다운로드 장바구니

이전10개 33 34 35 36 373839 40 41 42 다음10개

파워링크

신청하기