"논리실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

사회복지조사론 verilog 사회과학 심리학 전전설2 레포트 사회조사분석사 논리회로 설계 디지털공학실험 vhdl

판매자 표지는 다운로드시 포함되지 않습니다.

"논리실험" 검색결과 721-740 / 33,125건

[논리회로] 한 학기 실험 보고서 총 모음 (SSU)

본문참조

리포트 | 5페이지 | 2,000원 | 등록일 2014.08.21

다운로드 장바구니
아주대학교 논리회로실험Basic Gates예비

이해2. 실험 이론1) Logic Gate 의 기본적인 특성논리회로의 Logic Gates는 AND, OR, NOT, XOR등의 논리연산을 수행한다.논리회로의 Logic gates ... 한 것을 논리합 한 것과 같다는 것을 나타낸 정리. 이것을 이용하면 어떠한 논리 회로도 NAND와 NOR를 사용하여 간략하게 나타낼 수 있다.3.실험절차 및 예상결과1) 실험 준비물 ... 실험1. Basic Gates1. 실험 목적1) Logic gates의 이해2) Logic 회로 구성 법칙의 이해-Boolean equation의 이해-De Morgan의 법칙

리포트 | 6페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
아주대학교 논리회로실험Basic Gates결과

논리회로 실험 결과보고서실험1.Basic Gates 결과보고서1.실험의 결과실험1) 3-input AND gate 구성-회로를 구성하고, 출력결과를 토대로 Truth table ... Truth table을 작성하라.truth tableINPUTOUTPUTABXYZ000000111110101111012. 실험에 대한 고찰이번 실험은 논리회로실험에서 쓰이는 가장 기본적인 ... 사용하기도 했다. 이번 실험을 통해 기초적인 논리회로를 구성할 수 있게 됐다. 기본적인 게이트들에 대해서도 이해할 수 있게 됐다.추가 적으로 De Morgan의 법칙과 PULL

리포트 | 8페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 3 / 271 ... . Introduction기본 gate를 설계한다. 2진 논리 함수인 AND-gate, OR-gate, XOR-gate를 한 architecture에서 구현하여 각 gate가 올바르게 작동 ... 하는지 확인하는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가(1)AND gate2개 이상의 입력 단자 모두에 입력이 있었을 때(모든 입력이 "1"일때)만 출력 단자에 "1

리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
디지털로직실험/최신 디지털 공학실험 13 디멀티플렉서를 이용한 조합 논리

실험 13디멀티플렉서를 이용한 조합 논리실험목표▣ 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계.▣ 오실로스코프를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 작성 ... 은 요구 사항을 그림 13-3에 나타내었다. 기본적인 세부 사항을 보여주는 이 시스템의 블록 다이어그램을 그림 13-4에 보였다.지금부터는 이 실험에서의 조합 논리에 관해 알아보 ... 는 는 상태 출력(S1에서 S4까지)은 액티브-LOW(0)이고, 신호등을 모의실험 하는 LED를 구동하기 위해 출력 논리도 액티브-LOW(0)이어야 한다. 이 점을 제외하고 회로

리포트 | 11페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
실험4. 논리 게이트와 부울 함수의 구현 결과

실 험 목 적◎ NOT, OR, AND, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 기능을 습득한다.◎ 부울 대수를 사용한 논리회로의 표현방식 및 ... 등가회로를 익힌다.□ 실 험 개 요 및 이 론NOT 게이트는 하나의 입력과 출력을 가지며, 논리적 부정 연산을 행하는데 논리적 부정을 나타내는 표준적 방법은 신호선과 논리기호 ... 와의 접점에 작은 원을 그리는 것이다.그림AY0110OR 게이트는 입력 중 1이 하나라도 들어있으면 출력이 1이 되는 논리 회로이다.그림ABC000011101111AND 게이트는 두

리포트 | 6페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
실험4. 논리 게이트와 부울 함수의 구현 예비

실 험 목 적◎ NOT, OR, AND, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 기능을 습득한다.◎ 부울 대수를 사용한 논리회로의 표현방식 및 ... 등가회로를 익힌다.□ 이 론NOT 게이트는 하나의 입력과 출력을 가지며, 논리적 부정 연산을 행하는데 논리적 부정을 나타내는 표준적 방법은 신호선과 논리기호와의 접점에 작은 원 ... 을 그리는 것이다.그림AY0110OR 게이트는 입력 중 1이 하나라도 들어있으면 출력이 1이 되는 논리 회로이다.그림ABC000011101111AND 게이트는 두 입력이 모두 1일

리포트 | 7페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
아주대 논리회로 실험 래치와 플립플롭 예비

논리회로 실험 예비보고서실험6. 래치와 플립플롭1. 실험 목적1) Latch와 Flip flop에 대하여 알아본다1) Lacch 와 Flip flop의 차이점에 대하여 알아본다 ... .3) 여러 Flip flop에 대한 회로를 Gate와 Ic를 이용하여 구성하고 결과를 확인한다.2. 실험 이론1) Latch입력신호가 인가되는 순간 바로 출력에 반영되고 Clock ... EnableC가 HIGH인 동안에 입력이 출력에 반영된다.2)플립플롭(flip-flop)플립플롭(flip-flop)은 1비트의 정보를 보관·유지할 수 있는 회로이며 순서논리회로

리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
아주대 논리회로실험 설계 프로젝트 예비보고서(Stop Watch)

: 보드 정면 아래쪽에 위치하는 JP2 커넥티를 플랫케이블(40P)를 이용하여 확장보드로써 브레드보드에 연결하여 실험을 진행한다.3) JP2 핀의 구성4) 플랫케이블에서 양쪽띠 핀 중 ... 으로 하고 싶은 쪽과 커넥터의 삼각형 표시를 맞추어서 조립해야 한다.연결보드 구성도연결보드와 빵판 연결가상도: POWER(전원공급기) 대신 USB 전원(5V 공급)을 이용하여 실험 ... 며 한 상태와 다음 상태에 사이에 일시적인 중간 상태가 존재할 수 있어 논리상의 에러를 유발할 수 있게 된다.이러한 전송지연을 없애기 위해서 모든 F/F들은 같은 clock 펄스

리포트 | 7페이지 | 3,000원 | 등록일 2015.11.28

다운로드 장바구니
아주대 논리회로 실험 예비3 가산기 감산기 adder subtractor

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/27과목명: 논리회로실험교수명: 이정원분 반: 5조학 번:성 명:실험 3. 가산기 & 감산기실험목적 ... Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.실험 ... 실험방법- 실험 준비물전원, IC (74HC04, 74HC08, 74HC32, 74HC86), led, breadboard, 전선.PIN diagram74HC04 (NOT X 6

리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24

다운로드 장바구니
실험1기본논리게이트 결과보고서

실 험 (1)1주. 기본 논리 게이트[결과 보고서](1) 2입력 AND, OR, NAND, NOR, XOR 게이트입력ANDORNANDNORXORAB전압논리전압(V)논리전압(V ... )논리전압(V)논리전압(V)논리000.01mV0004.4313.95710.0010010.04mV04.98714.4410.4304.9701100.03mV04.98714.4310.4404 ... .9691114.988V14.98810.1700.1300.0030(2) NAND 및 NOR 게이트의 응용입력출력AB회로 (f)회로 (g)전압(V)논리전압(V)논리000.20900

리포트 | 4페이지 | 1,000원 | 등록일 2012.12.21

다운로드 장바구니
[아주대] 논리회로실험 9장 예비(RAM)

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2012.11.09과목명: 논리회로실험교수명 ... : 이기근 교수님학 번: 200920137성 명: 이대경Experiment 9 RAMOBJECTIVES- 실험을 통해 RAM의 목적과 동작원리에 대해 알고 회로에 직접 구현해봄 ... gate)74LS89(64-bit RAM with open collector outputs)PROCEDURES< 실험1 >위와 같이 2-bit RAM 회로를 구성하고 입력에 따라 데이터

리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
아주대 논리회로실험 실험결과4 멀티플렉서와 디멀티플렉서(Multiplexer & Demultiplexer)

실험 4. 멀티플렉서 디멀티플렉서 결과보고서● 실험 결과 분석실험 1. 멀티플렉서(1) Enable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 ... +5V (D3)Simulation1-(1)1-(3)Coment : 이번 실험은 멀티플렉서 실험으로 1-(1) 에서는 74HC20과 74HC04를 이용하여 4x1 멀티플렉 서를 구성 ... 하는 실험이고 1-(3) 에서는 74HC153 소자를 이용하여 4x1 멀티플렉서를 구성하여 결과를확인해 보는 실험이었다.결론부터 말하자면 위 두 실험의 결과는 4x1 멀티플렉서

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
[아주대] 논리회로실험 8장 예비(Counter)

Experiment 8 CounterOBJECTIVES- 실험을 통해 카운터의 동작원리와 특성, 2진 시스템에서의 숫자표시와 2진 카운터에 대해 이해하고 카운터를 이용해 디코딩 ... (decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.RESUME OF THEORYn진 카운터는 n진수를 카운팅 하며 원하는 진수 ... 에 다다르면 다시 0으로 시작되는 회로이다. 플립플롭을 이용하여 구성한 카운터와 BCD 카운터를 사용하여 실험한다. 플립플롭을 사용하는 경우 비동기식 카운터와 동기식 카운터로 나눌 수

리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'

실험6. 예비보고서실험목적-여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.-R-S Flip-Flop과 그의 변형형은 D F/F, J-K F/F를 구성해보 ... Q(t-1)′: togglexx0Q(t-1)3.실험방법실험 1 R-S F/F- C가 High 인 동안에 입력이 출력에 반영된다.SRCQ(t)001Q(t-1)0110:Reset ... 1011:Set1111xx0Q(t-1)실험 2 D F/F(Gate 이용)- R-S F/F의 변형- 입력값이 출력값이 된다.DCQ(t)010111x0Q(t-1)실험 3 D F/F(IC이용

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[실험레포트] 논리회로실험

..FILE:결과리포트.zip..FILE:5번째 가산기 감산기 디코더/2진 카운터.htm전기.전자 실험실습 Ⅲ권/디지탈회로(PART12~17)실험 3 : 2진 계수기 ... 식 카운터를 그림 14-9에서 보여주고 있으며, 10진 카운터의타이밍도를 그림 14-10에 나타내었다.【 실험 과정】1. M-14의 회로-3에서 그림 14-11과 같이 2진 리플 ... 14-4입 력출 력클럭수D=8C=4B=2A=110진수00000012345678910비고【 결론】실험 결과에 대해 토의하시오. ..FILE:5번째 가산기 감산기 디코더/3진카운터

리포트 | 24페이지 | 5,000원 | 등록일 2008.04.12

다운로드 장바구니
실험1 결과보고서 조합논리회로2 멀티플렉서

실험 (1) 결과보고서 #5조합논리회로 Ⅱ : 멀티플렉서(Multiplexer)1. 목 적조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인 ... }(c) 회로 구현용 표그림 3 멀티플렉서에 의한 논리함수의 구현3. 결 과1) 4-to-1 멀티플렉서(a)입 력출 력(Y)D _{3}D _{2}D _{1}D _{0}S _{1 ... }=11000000000001100000100100001111000100001001011010011001100111111010000001100110011010010110111101110000111101101111100111111111112) 논리함수의 구현(c)입

리포트 | 5페이지 | 2,000원 | 등록일 2014.07.08 | 수정일 2023.09.07

다운로드 장바구니
논리회로설계실험 메모리 설계

1.VHDL 코드library IEEE;use IEEE.std_logic_1164.all;use IEEE.std_logic_unsigned.all;entity ram isport( ce, rd, wr : in std_logic;address : in std_logic_..

리포트 | 3페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
아주대 논리회로실험 실험예비4 멀티플렉서와 디멀티플렉서(Multiplexer & Demultiplexer)

실험 4. 멀티플렉서와 디멀티플렉서( Multiplexer & Demultiplexer) 예비보고서● 이론(1) multiplexer멀티플렉서(이하 먹스, MUX)는 여러 개

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'

실험목적-여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.-R-S Flip-Flop과 그의 변형형은 D F/F, J-K F/F를 구성해보고 동작특성을 이해해본다 ... .2.실험결과실험 1 R-S F/F- C가 High 인 동안에 입력이 출력에 반영된다.SRCQ(t)001Q(t-1)0110:Reset1011:Set1111xx0Q(t-1)-입력 ... SPICE와 결과값 비교실험1-예비보고서 결과와 실제 실험결과와 이론적으로 나오는 결과값이 어느정도 일치했다고 볼 수 있다. 예비보고서 SPICE에서 Q(t-1)을 출력하는데 있

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니

이전10개 32 33 34 35 363738 39 40 41 다음10개

파워링크

신청하기