"플립플롭기능"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

래치와 플립플롭 플립플롭의 기능 쉬프터 레지스터 555타이머 쉬프트 레지스터 디지털시계 설계 비동기 카운터 디지털 시계 시프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭기능" 검색결과 681-700 / 917건

컴퓨터구조 2장 연습문제

가산기, 전가산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 등이 있다.※ 조합논리회로의 주요 특징-입력에 의해 출력이 결정된다.-자체 내에 플립플롭과 같은 기억회로를 가지지 않 ... 을 받아들여 다시 새로운 출력을 만들어내는 기능을 담당한다. 이 회로는 기억 능력이 없다는 것이 특징이며, 조합 논리회로에는 NOT, AND, OR, XOR, NOR, NAND, 반

리포트 | 2페이지 | 1,500원 | 등록일 2008.10.03

다운로드 장바구니
반도체 소자 작동원리 및 한계 극복방안

에 비해 구조가 복잡해서 집적도가 1/4정도이지만 처리속도가 빠르다.플립플롭 방식의 메모리 셀을 가진 임의 접근 기억장치로서, 전원 공급이 계속되는 한 저장된 내용을 계속 기억 ... 여 가격이 비싼 편이다. SRAM의 구조는 MOSFET 6∼8개로 된 플립플롭 메모리 셀로 구성되어 있으며, 그 동작 원리는 보통의 플립플롭과 동일하다. 즉, 한쪽이 켜져 있을 때 ... 아진다② 동작속도가 빨라진다③ 같은 면적에 더 많은 기능을 넣을 수 있다트랜지스터를 작게 만드는 것만으로 같은 클럭에서 소비전력이 줄어든다. 이는 작기 때문에 동작시키는데 필요

리포트 | 19페이지 | 2,000원 | 등록일 2008.09.08

다운로드 장바구니
[디지털실험]디지털실험

실험12. 쉬프트 레지스터( 예비 보고서 )■ 목 적1. 쉬프트레지스터의 구조와 동작원리를 이해한다.2. 쉬프트레지스터를 이용한 커운터의 동작을 이해한다.■ 원 리플립플롭 ... 이나 래치는 가장 기본적인 기억소자이며 계산기내에서 수치나 명령 등의 정보를 일시 기억해 회로로 사용되며 멀티비트를 저장할 수 있는 플립플롭을 레지스터(register)라 한다. 레지스터 ... 로도 사용할 수 있다.레지스터는 디지털 시스템에서 매우 중요한 논리 블럭이다. 쉬프트 레지스터는 플립플롭을 직렬로 접속하여 만들 수 있고 각 플립플롭의 출력은 다음 단 플립플롭에 접속

리포트 | 7페이지 | 1,000원 | 등록일 2006.01.08

다운로드 장바구니
[디지털 논리]사거리 신호등 제어기

는지, 신호등을 제어하려면 어떤 설계를 해야 하는지 알아보기 위하여 프로젝트를 수행하였다. 신호등에서 사용되는 플립플롭을 이용한 카운터와 타이머 디코더 등에 대하여 더 자세하게 알 수 ... 부터 5까지 총 6개임으로 최소 3개의 상태변수가 필요하다. 3개의 상태변수를 S2, S1, S0으로 표현하기로 하고, 플립플롭은 JK 타입을 사용하기로 하자. 카운터 회로의 출력 ... 는 없을 것이기 때문이다.여기표로부터 플립플롭 입력에 대한 논리식을 구하는 과정은 그림 9-4(c)에 나타내었으며, 이 논리식을 이용해 설계한 회로도는 그림 9-4(d)에 나타내

리포트 | 22페이지 | 3,000원 | 등록일 2006.06.26 | 수정일 2016.11.21

다운로드 장바구니
[공학]래치 및 플립플롭

의 메모리 소자 플립플롭(Flip/Flop), 래치(Latch) 일반적인 메모리 소자 : RAM, ROM 등조합논리회로디지털 회로에서 게이트로 구성되어 단순하게 신호의 흐름에 따라 ... Set State 1 1 - x Prohibited ConditionSRCLKQQEdge Detector상승에지 SR F/F의 심볼SRQQCLK* S-R 플립플롭하강에지 동작 SR ... D F/F의 심볼* D 플립플롭진리표CLK D Q(t+1) - x Q(t) 이전상태의 유지 0 0 Reset 1 1 SetDQCLK상승 에지 동작시 타이밍도{nameOfApplication=Show}

리포트 | 12페이지 | 1,000원 | 등록일 2007.05.31

다운로드 장바구니
공학실험 카르노맾

다음의 상태로 바뀔때 현재의 상태를 기억해야 하는 회로가 필요한데, 플립플롭 회로가 1비트를 기억 할 수 있는 회로다.’라고 한다. 결국 기억 장치 라는 말인데 디지털 회로 ... 던 것 같아 인터넷을 뒤져보니‘디지털 회로에서 테이터 처리는 데이터를 기억하고 특정 회로로 이동시킬 수 있는 기능이 있어야 하는 데 그래서. 현재의 어떤 상태에서 입력 결과에 따라

리포트 | 4페이지 | 1,000원 | 등록일 2010.01.04

다운로드 장바구니
디지털 시계 설계

을 T 플립플롭의 입력에 연결한다. 시를 나타내는 12진 카운터는 자신의 카운터 값이 최대값(11시)인 구간의 마지막 한 클럭 주기 동안(11시 59분 59초)만 1이 출력 ... 된다. 따라서 T플립플롭은 정확히 12시간마다 한번씩 상태값을 바꾸게 된다.7. 오전/오후 표시기8. BCD to 7-Segment Decoder(진리표)don`t careCD AB ... )다음에는 다시 0(000)의 출력으로 돌아가야 한다. JK플리플롭의 토글 기능을 활용하여 설계한다. 0(000)에서 5(101)까지 출력하기 위해서는 3자리의 출력변수가 주어지고 이

리포트 | 36페이지 | 5,000원 | 등록일 2010.09.07

다운로드 장바구니
[컴퓨터]조합논리회로와 순차논리회로의 차이점과 종류 및 특징

동작은 내부의 상태와 입력의 시간순차에 의하여 결정된다. 게이트들과 플립플롭(flip-flop) 같은 기억 회로를 포함하는 n개의 입력과 m개의 출력을 갖는 조합 회로 이다. 2n ... 개의 가능한 조합의 입력, 각 입력 조합에 대하여 하나의 출력 조합, m개의 부울 함수가 표시될 수 있고, 각 출력 함수는 n개의 입력 변수의 항으로 표시한다.1) 플립플롭플립플롭 ... 은 동기식과 비동기식으로 나누어진다. 동기식은 클럭이 있었서 클럭이 들어갈 때만 동작을 하는 것이고 비동기식은 클럭이 없는 것이다.2) RS플립플롭두개의 NAND 게이트로 이루어져

리포트 | 4페이지 | 1,000원 | 등록일 2005.11.09

다운로드 장바구니
D플립플롭을 이용한 시프트 레지스트 설계

출력에서 Clock의 한 주기 씩 Shift되는 것을 확인함 4bit가 shift되는 D플립플롭을 이용한 레지스터를 구현함8. 참고문헌 및 사용 프로그램Maxplus II 10.2 ... Pspice의 도면의 제한으로 port기능을 이용 총 4개의 D-F/F을 직렬로 연결7. 4bit Shift Register 구현 및 결과(결과)결과 : 각 D-Filp Folp

리포트 | 16페이지 | 10,000원 | 등록일 2009.04.10 | 수정일 2017.07.16

다운로드 장바구니
시계설계

390 LOGIC DIAGRAM (one half shown) >: 74LS390의 한 쪽에는 4개의 JK 플립플롭으로 구성되어 있다.: 74LS390의 양쪽에는5와 MR기능 ... 제작 시 결점을 찾기가 쉽다.(분주 회로도)- 크리스탈 칩에서 10MHz 발진- 총 발진은 크0 을 지나 lHz의 파형이 나오게 됨-분주의 두 개의 플립플롭은 74LS390 하나 ... 얼마나 이해하고 느끼고 학습이 되었는지 확인하고, 자신의 실습능력을 알아본다.설계에 필요한 회로도 및 주요부품의 전체적인 기능을 이해하고 사용할 수 있는가를 파악한다.즉 전체적인

리포트 | 16페이지 | 2,000원 | 등록일 2009.06.24

다운로드 장바구니
동기식 카운터

는 n개의 플립플롭으로 구성되며, 2n개의 상태를 가지는 카운터를 말한다. 예를 들어 3비트 이진 카운터는 3개의 플립플롭으로 구성되고, 23=8가지 상태(000, 001, 010 ... (Ripple Carry Couter): 리플 캐리 카운터는 앞단 플립플롭의 입력(J,K)과 출력(Q)를 모아서 다음 단 플립플롭의 J,K입력으로 넣어 주도록 구성된 회로이다. 순수한 동기식 ... 카운터의 동작원리를 익힌다.- 동기식 Modulus N카운터의 동작 원리를 이해하고 동작 특성을 익힌다.- 가산 카운터와 감산 카운터의 차이점을 이해한다.- 플립 플롭의 응용능력

리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
Ch9. RS 래치와 D 래치

인 경우도 마찬가지가 된다. 또 R=1, S=1이면 Q=0, Q'=1이 되어 플립플롭 정의에 어긋난다. 즉 플립플롭이란 Q=1이면 Q'=0이고, Q=0이면 Q'=1이 되어야 한다 ... 의 D는 data transfer 또는 delay라는 의미에서 첫 글자 D를 대표한 것이고, 래치는 버팀 또는 빗장이란 뜻이다. D 래치를 구성하는 구성도는 RS 또는 JK 플립 플 ... . 반면 플립 플롭은 클록 입력이라고 부르는 트리거 신호의 천이에 의해서 제어된다.4) 클록이 부착된 RS 및 D 래치클록이 부착된 래치는 앞서 다룬 RS 래치와 D 래치에서 클록

리포트 | 6페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
Logics를 이용한 논리회로 설계보고서

: 코드변환기9. 설계 8: 플립플롭10. 설계 9: 비동기식 카운터11. 설계 10: 동기식 카운터12. 결론1. 시뮬레이터 요약▷ 프로그램 : Logic Works 5▷ 제공 ... 어서 시뮬레이션 도중에 쉽게 디버그할 수 있다.- VHDL도 가능하다- 자신만의 라이브러리를 구성할 수 있다.- 다른 툴에 비해 사용하기 간단하다.- 기능이 강력하다- 단시간에 익힐 수 있다

리포트 | 71페이지 | 6,000원 | 등록일 2011.04.24

다운로드 장바구니
IMPLEMENTATION TECHNOLOGY

멀티바이브레이터는 양 신호가 모두 안정되어 외부 신호가 들어오기 이전까지 현 상태를 계속하여 유지하는 것이다. 플립플롭 IC가 쌍안정 동작을 하며 신호의 분기를 하는데 많이 사용 ... 풀이 반전한다.이와 같은 안정 상황은 회로의 설계에 의해 바뀌어져서, 제각기 다른 기능을 수행할 수 있다.즉, 멀티바이브레이터는 디지털 신호라 부르는 논리신호는 신호의 값이 '0 ... '신호상태가 되도록 만들었을 때, 시간이 지나면 자연적으로 '0'으로 떨어지고 그 후로는 아무리 시간이 지나도 '0'상태를 유지하게 된다.사용되는 예로는 타이머 기능이 있다.쌍안정

리포트 | 5페이지 | 2,000원 | 등록일 2009.06.05

다운로드 장바구니
컴퓨터과학개론 3장 연습문제

을 때 컴퓨터의 처리 속도를 향상시키기 위한 2진 정보를 기억할 수 있는 플립플롭으로 구성된 고속 기억 매체이다. 즉, 조합논리회로에 입력되어야할 정보를 일시적으로 기억하거나 조합논리 ... 할 명령어나 연산의 중간 결과값 등을 일시적으로 기억하는 임시 기억 장소이다.? 레지스터는 플립플롭(Flip-Flop)이나 래치(Latch)들을 연결하여 구성한다.? 레지스터 ... 는 메모리 중에서 가장 속도가 빠르다.? 플립플롭(Flip-Flop) : 기억 장치를 구성하는 전자 회로로, 1비트의 정보(0또는 1)을 기억할 수 있는 능력이 있다.? 래치(Latch

리포트 | 5페이지 | 1,000원 | 등록일 2007.03.22

다운로드 장바구니
[자격증 취득대비]워드프로세서 요약집

충전 필요, 동적 메모리, 콘덴싱구조 (주기억장치로 이용)*SRAM-집적도 낮음, 전력소비 많음, 가격 고가, 정적인 메모리, 플립플롭구조, 속도빠름(캐시메모리로 이용)*레지스터 ... 는 느리다.)*키보드 기준글쇠-ㄹ(F), ㅓ(J)*조합키-혼자사용못하고 다른키와 같이사용.Shift, Ctrl, Alt*토글키-누를때마다 기능이 교대로바뀜.(CapsLock-대/소 ... -RAMDRIVE.SYS를 이용하여 램의 일부를 드라이브처럼 사용하는 기능.*ROM-읽기전용의 메모리(ROM BIOS에 사용)◈램의 종류*DRAM-집적도높음, 전력소비 적음, 가격 저가, 재

시험자료 | 8페이지 | 2,000원 | 등록일 2010.05.20

다운로드 장바구니
인코더와 디코더 실습 보고서

을 정확하게 부여하기 위한 풀업/풀다운 저항디지털 회로에서 전원 인가 직후 초기상태의 논리값이 불확실 한 경우 2가지를 생각 할 수 있다. 첫 째, 플립플롭과 같이 데이터 저장 성격 ... 기능을 갖는 것은 집적회로화되어 있다.D0D1D2?D3AB1*************1010000111- 논리함수A = D0'D1'D2 D3' ?+ D0'D1'D2'D3B = D0 ... 이 L 상태를 유지 못하는 수준으로 커지게 되어 풀다운의 기능을 수행하지 못 할 수 있다. 이러한 관점에서 TTL 입력단에서 풀다운 저항 값은 TTL 입력단의 내부 구조에 따라 다소

리포트 | 9페이지 | 1,000원 | 등록일 2011.10.30

다운로드 장바구니
예비보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA

있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소도 포함하고 있 ... 된 반도체 소자이다. 프로그래머블 논리 요소는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복재하여 프로그래밍할 수 ... 에 소비자/설계자(그러한 이유로 "현장 프로그래머블", 현장에서 프로그래머블라고 불림)가 프로그램할 수 있으므로 요구되는 어떠한 논리기능이라도 수행한다.FPGA는 일반적으로 주문

리포트 | 6페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
[디지털 논리회로 설계] 플립플롭 및 래치

실험 7. 플립플롭 및 래치1. 실험목적순차식 논리회로의 기본 소자인 플립프롭과 래치의 여러종류 (D, T, RS, JK)에 대한 기능의 차이를 알아보고 동작조건을 확인한다.2 ... 고 따라서 SR 플립플롭은 리셋 기능을 수행하여 출력 Q=0이 된다. 만일 D 입력에 1이 들어오면 SR=10이 되고 SR 플립플롭은 세트 기능을 수행하여 출력 Q=1이 된다. 따라서 ... 단자에 동시에 1이 인가될 때 출력 값이 반대로 바뀌는 기능을 수행한다. 즉 JK 플립플롭의 J와 K 입력단자를 각각 SR 플립플롭의 S와 R 입력단자로 생각하면, JK=00

리포트 | 13페이지 | 1,000원 | 등록일 2005.05.21

다운로드 장바구니
8비트 CPU 설계(디지털)

- CPU 레지스터의 입력을 제어하는 신호- 메모리의 쓰기/읽기 입력을 제어하는 신호- 플립플롭을 셋, 클리어, 보수로 하는 신호- 버스를 사용할 레지스터를 선택하는데 사용되는 선택신호 - AC에 대해 산술논리 연산을 제어하는 신호 ... 은 제어신호를 제공한다.● 제어장치의 출력- CPU내의 제어신호: 한 레지스터에서 다른 레지스터로 데이터 전송을 유발하는 신호와 특정한 ALU 기능을 수행하도록 유발하는 신호이 ... 다.- 제어버스로 보내는 제어신호: 기억장치와 입출력장치로 보내는 제어신호이다.제어신호는 다음의 세 가지 유형으로 사용되고 있다.1. ALU의 기능을 선택하는 신호2. 데이터 경로

리포트 | 4페이지 | 2,000원 | 등록일 2007.06.06

다운로드 장바구니

이전10개 30 31 32 33 343536 37 38 39 다음10개

파워링크

신청하기