"2단논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 쉬프트 레지스터 카운터 카운터 회로 전전설2 7 세그먼트 plc 단안정 파형 VOR

판매자 표지는 다운로드시 포함되지 않습니다.

"2단논리회로" 검색결과 661-680 / 2,057건

[컴퓨터공학기초설계및실험2 보고서] Ripple-Carry Adder (RCA) design

circuit)로 연산하는 것으로 기억 능력을 갖지 않는다. 말 그대로 2진수의 덧셈을 하는 논리 회로이며, 종류로는 반가산기와 전가산기가 있다.* 반가산기반가산기란 1비트의 2개 ... 의 2진수를 덧셈하기 위하여 사용되는 조합 논리회로이며, 2개의 입력단자와 2개의 출력단자를 가진다. 아래의 표는 2개의 입력신호에 따른 출력신호를 나타낸 것이다. 즉, 덧셈 ... 올는 계산하는 시간이 오래 걸린다는 단점이 있다.* 2의 보수컴퓨터 시스템의 논리회로 기능을 살펴보면 대수적인 뺄셈이 불가능하므로 보수를 이용한 덧셈 방법에 의하여 뺄셈을 수행

리포트 | 20페이지 | 2,000원 | 등록일 2015.04.12 | 수정일 2015.04.24

다운로드 장바구니
카운터(동기식,비동기식 업다운 카운터,리플캐리 카운터 등)

1. 실험이론◎ 카운터란?클록 펄스에 따라 수를 세는 계수능력을 갖는 논리회로이다. 컴퓨터에서는 여러 가지 동작을 수행하는 데에 필요한 타이밍 신호를 제공한다. 카운터는 동기식 ... 회로에서는 enable 입력이 있는데 보통은 1로 두고서 동작을 시킨다.(비 동기식 업다운 카운터)(2) 동기식 카운트동기식 카운터는 모든 플립플롭 들이 하나의 클럭펄스로 동시 ... 카운터와 비동기식 카운터로 나뉘는데, 동기식 카운터는 입력 펄스의 입력시간에 동기 되어 각 플립플롭들이 동시에 동작하며 비동기식 카운터는 앞단의 출력을 받아서 각 플립플롭들이 차례

리포트 | 4페이지 | 1,000원 | 등록일 2014.05.28 | 수정일 2015.04.24

다운로드 장바구니
[0327예비] 시프트레지스터

실험(1) 예비 보고서순서논리회로 II : 시프트 레지스터수업 : 수요일 1,2,3,4교시 / 오이석 교수님, 김준식 조교님소속 : 공과대학 전자전기공학부학번,이름 : B ... 015221 최재훈, B015238 황선종 (4조)제출일자: 2013년 3월 27일1. 제목 : 순서논리회로 II : 시프트 레지스터 (예비)2. 목적순서논리회로의 기본적인 응용회로가 되 ... Sequence : PRBS) 발생기는 N개의 플립플롭을 사용하여 주기 2^{N}-1의 의사 불규칙 이진수열을 발생시키는 회로이다. 비록 출력이 불규칙하지만 본래의 상태가 반복

리포트 | 6페이지 | 1,000원 | 등록일 2014.05.15

다운로드 장바구니
Positive edge triggered master-slave D flip flop 설계보고서

로나뉘는데 °표시가 없는 경우가 positive edge triggered 이다(5) 마스터-슬레이브 플립플롭1. 두단의 플립플롭을 직렬 연결한 것을 일컫는 것2. 앞단을 마스터,뒷 ... 만 출력이 변화하도록 하는 역할을 한다.master-slave D flip flop 시뮬레이션/결과a.논리 회로도Master-slave D flip-flop이 positive edge ... flop의 동작 특성과 reset 과 clear의 기능을 이해 한다.관련 이론(1) Clock signal정해진 주기를 갖는 pulse 신호(2) Reset△SR flip flop

리포트 | 3페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
디지털회로실험 11장. 멀티플렉서/ 디멀티플렉서

으로 생각하자. 그러면 입력단으로 사용될 변수 D의 논리를 알기 위해 다음과 같은 구현표를 작성한다.?I0I1I2I3I4I5I6I7/D024⑥810⑫⑭D①③57⑨⑪13⑮?DD0 ... 를 이용하여 부울함수를 구현하면 다음과 같은 논리회로도가 나타난다.??2. 디멀티플렉서(Demultiplexer)디멀티플렉서는 데이터 분배기(data distributor)라고도 불리 ... 며, 멀티플렉스와 반대되는 연산을 수행하는 조합논리회로이다. 이것은 한 개의 입력선으로부터 정보를 받아 이를 2n개의 출력선 중의 하나로 내보낸다. 이때 특정 출력선의 선택은 n개

리포트 | 17페이지 | 1,000원 | 등록일 2014.04.07

다운로드 장바구니
인간과교육 2017년] 1.후기 현대철학적 인간이해의 관점에서 강조되고 있는 인간관의 특징을 설명하고 이러한 관점에서 종래의 과학적 인간관을 비판적으로 고찰,인간과교육,후기현대철학적 인간이해,과학적인간관 2. 콜버그의 도덕성발달이론 설명, 콜버그의 도덕성발달이론 교육적 시사점-인간과교육 후기현대철학적 인간이해의 관점 인간관,과학적인간관,콜버그도덕성발달이론

이 최고 단계가지 도달하는 것은 아니더라도 똑같은 발달단계를 거친다는 것이 발견되었다.2. 콜버그(콜버그)의 도덕성발달이론 설명1) 콜버그의 도덕성발달이론이란?콜버그는 도덕적인 ... 지 못한다. 따라서 이 단계의 아동들에게 있어 사회적 규칙은 외부적이라고 할 수 있다. 도덕발달단계 중 1, 2단계가 전인습적 도덕성의 수준에 속한다고 할 수 있다.두 번째의 수준 ... 2. 콜버그의 도덕성 발달이론을 설명하고, 그 교육적 시사점을 논하시오.인간과교육 “1. 후기 현대철학적 인간이해의 관점에서 강조되고 있는 인간관의 특징을 설명하고, 이러한 관점

방송통신대 | 18페이지 | 5,000원 | 등록일 2017.10.09

다운로드 장바구니
아주대 논리회로실험 실험예비2 CMOS 회로의 전기적 특성 예비보고서

실험 2. CMOS 회로의 전기적 특성 예비보고서● 이론(1) CMOS(Complementarymetaloxidesemiconductor): + 쪽을 담당하는 PMOS와 ... Noise Margins (DC특성)논리회로에서 사용하는 논리값은 1(High = VCC), 0(Low = GND)의 두 종류이다. 그러나 실제의 물리적인 논 리소자들이 취하는 전류 ... (4) Resistive Load (DC특성)CMOS 논리소자들은 내부에 p채널과 n채널의 푸시풀(push-pull) 출력단을 갖고 있다. 다음 그림에서 Rp는 p채 널의 저항값

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
계산기(Calculator) 설계 (쿼터스 설계)

생성세 개의 D Flip-Flop을 이용하여 clock을 지연시켜 전달하는 회로를 구성한다.micro-operation IR ← SIR을 위한 신호는 T1에서 나오고 T2에서 데이터 ... 와 B를 빼서 A Register에 저장③ 제어순서 (Control Sequence)T1. IR ← SIR;; / instruction Fetch/ clock1T2. A → SA; B ... ← SB; C ← 0;; / Data 읽기/ clock2T3. → (/IR0, IR0)/(4;6); / Decoding. Jump/ clock이 필요 없다.T4. C, A ← A

리포트 | 7페이지 | 2,000원 | 등록일 2015.01.27

다운로드 장바구니
청소년기 정신건강의 문제점과 그 대책에 대한 소고

및 특징1) 청소년기의 의의2) 청소년기의 특징2. 청소년기 정신건강의 문제점1) 정신건강 문제의 원인2) 정신건강 문제(정신질환) 의 종류3. 정신건강 문제에 대한 해결방안1 ... ) 정신건강 문제의 사전예방2) 정신과적 치료 및 전문의료기관의 확충Ⅲ. 결론Ⅳ. 참고자료Ⅰ. 서론출산율 0.98의 초저출산으로 인해 신생아의 수는 급격히 감소하고 고령인구는 급속히 ... 고 있다. 지난 5월2일 국가인권위에서 보건복지부장관에게 아동. 청소년들의 정신질환에 대한 정책개선 방안의 검토를 권고했다고 한다. 정부에서 아동.청소년들에 대한 정신건강의 중요

리포트 | 9페이지 | 2,000원 | 등록일 2019.12.06

다운로드 장바구니
아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

는 들어 본적은 있었으나그냥 더하고 빼주는것 이라는 개념만 있을뿐 논리회로에서 어떤 원리로 작동하고 구성되어있는지 모르고 있었다. 그래도 예비보고서를 준비하면서 어느 정도 개념 ... 일치하는 결과를 얻을 수 있었다.그리고 실험2 에서는 반가산기를 이용하여 세 비트의 덧셈을 수행하는 조합 회로 전가산기를 직접 구성하여 이론상의 결과대로 작동하는지 알아보는 실험 ... 과 일치하는지 알아보는 실험이었다. 전감산기는 반감산기와는 다르게 3비트의 입력과 2비트의 출력을 갖는다. 그래서인지 예비보고서에서 이 실험의 시뮬레이션을 돌릴 때 어떻게 회로를 구성

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
멀티 바이브레이터 예비보고서

_B}over{{R_A}+{2_RB}}3. 단안정 멀티 바이브레이터단안정 멀티 바이브레이터(MMV)는 하나의 안정된 상태와 준안정 상태를 갖는 스위칭 회로이다. 동작의 정상모드는 준 ... 1,2를 반복하라.회로도시뮬시뮬해석3번 실험의 경우 1번실험의 단안정 멀티바이브레이터에서 저항과 커패시터의 값을 바꿨을 때 주파수와 듀티사이클의 변화를 알아보기위한 실험이다. 아래 ... 실험 제목 멀티 바이브레이터실험 목적[1] 멀티 바이브레이터의 동작을 이해한다.[2] 비안정 모드에서 사용된 555 타이머의 동작특성을 실험적으로 입증한다.[3] 단안정 멀티

리포트 | 10페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
플립플롭과 카운터

실험 #9 결과 보고서1. 실험 제목플립플롭과 카운터2. 실험 목적? 순서논리회로의 기반이 되는 플립플롭의 동작 원리를 살펴보고 이해한다.? 카운터의 동작 원리를 살펴보고 이해 ... 과정의 실험에서 오차 경우는 거의 발생하지 않는다고 생각 할 수 있다. High와 Low의 관계 2진수에 대한 논리회로는 이론과 실험치가 같다. 만약 오차가 발생 ... 이 되고, R을 0으로 할 경우에는 리셋(reset)기능이 수행되어 출력 Q=0이 된다.2. 다음 그림 9.2의 회로를 구성하고, 실험에 의해 9.2의 진리표를 완성하라. 입력

리포트 | 12페이지 | 2,000원 | 등록일 2013.12.01 | 수정일 2014.05.28

다운로드 장바구니
아주대 전자회로실험 설계예비2 CMOS OP AMP 설계

으로 제조된 CMOS는 TTL에 비해 소비 전력이 적고 직접도가 높은 논리회로를 구현할 수 있다.MOSFET은 Gate와 Source간의 전압차로 인해 발생하는 Drain-Source ... 있다. 이것을 다시 Q에 대해 재정의 하면 V_Q = V_dd - V_DS = V_dd - V_GS +V_t가 된다.2. Current Mirror집적 회로의 Bias는 일정 ... 하 차동증폭기를 능동부하를 가진 차동 증폭기라고 한다. 입력 신호는 Q1과 Q2를 통해 흘러 들어가며 회로는 Q3과 Q4쪽의 V_dd와 전류 전원 방향의 V_ss에 의해서 Bias

리포트 | 4페이지 | 1,500원 | 등록일 2014.10.05 | 수정일 2017.08.03

다운로드 장바구니
종합설계 과제 (초음파 거리 측정기)

. 결론373. 회로도373.1 전체 회로도373.2 완성 작품 사진 383.3 후기 39참고문헌 40Ⅰ. 서론1.1 연구 배경우리는 최근의 자동차에 차량의 후진 시 운전자의 편의 ... 할 때는 1비트 논리 연산 및 비트처리에도 사용된다.(b) 오버플로 플래그(OV-플래그) : 부호 있는 정수연산에서, 오버플로가 검출하면 세트 되어, 2의 보수연산을 할 수 있 ... 는 역할을 하게 되어 있다. 수신부의 회로는 opamp두개를 사용하여 두 단에 걸쳐서 약 1000배의 증폭을 하게 된다.첫 번째 단에서 약 100배(40db) 두 번째 단에서 약

리포트 | 44페이지 | 3,500원 | 등록일 2014.03.16 | 수정일 2015.10.10

다운로드 장바구니
[아주대]논리회로실험 1장[Basic gates] 예비 A+

게이트는 입력단자 한 개 이상과 출력단자하나로 구성되는 전자회로이다.논리레벨영역논리0논리1TTL0V~0.8V2.5V~5VCMOS0V~1.5V3.5V~5V디지털시스템에 흐르는 전압 ... 으로는 7404가 있다.[진리표] [동작파형] [논리회로 기호][2] AND gate→ 입력 2개 이상에 대하여 출력 한 개를 얻는 게이트로 논리곱이라 한다. 이 게이트의 출력은 입력 ... =F IC칩으로는 7408이 있다.[진리표] [논리회로 기호][3] OR게이트→ 입력 2개 이상에 대해 출력 1개를 얻는 게이트로 논리합을 나타내며, 입력이 모두 0인 경우에만 출력

리포트 | 10페이지 | 2,000원 | 등록일 2013.09.13 | 수정일 2013.09.15

다운로드 장바구니
마이크로프로세서의 발전과정과 컴퓨터산업에 기여한점 그리고 최신동향 서술

의 수가 작아지고, 시스템 전체의 크기도 작아진다.둘째, 부품비 및 제작비가 감소되고, 개발비도 절약되어 개별 논리 회로를 조합해서 만들 때 보다 제품의 원가가 적게 든다.셋째 ... 률이 적고, 고장 발견 기술을 이용하여 곧바로 보수할 수 있어 신뢰성이 향상된다.2. 무어의 법칙당시 컴퓨터에는 여러 개의 트랜지스터나 집적 회로로 구성되어 있어, 상당히 고가인데다 ... # 마이크로프로세서의 발전과정과 컴퓨터산업에 기여한점 그리고 최신동향 서술목차Ⅰ.서론Ⅱ.본론1. 마이크로프로세서란2. 무어의 법칙3. 마이크로프로세서의 기여- 비즈니스의 온라인

리포트 | 2페이지 | 8,000원 | 등록일 2014.10.20

다운로드 장바구니
(디지털도어락) - 마이크로컨트롤러 설계 연구보고서

하는 이유는 입력단 회로에서 풀업, 풀다운저항을 사용하는 이유는 입력 논리값을 H, L로 올바르게 인가하려는 경우, 그리고 현재는 입력 신호를 사용하지 않으나 나중에 사용할지도 모르 ... 한다. 틀린 비밀번호를 입력하게 하면 모터가 비회전 하도록 설계를 한다.II. 본론2그림1. Pspice로 그린 개략적인 회로도이다.이론적인 배경 : 위 그림1 회로도에 연결 ... 는 경우에 사용된다. 그리고 출력된 회로에서의 풀업, 풀다운 저항은 출력 전류를 증대시키려는 경우와 초기값을 정확하게 부여하기 위함이다.그림2. LCD의 연결방법 회로도이다.LCD

리포트 | 4페이지 | 4,000원 | 등록일 2014.12.23

다운로드 장바구니
논리회로실험 결과1

합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 과정 및 결과우선 Basic Gate의 입력과 출력을 확인 ... promptly factors that might endanger the public or the environment;2. to avoid real or perceived c ... 하는 실험에서 실험과정은 근본적으로 모두 동일했다. 칩의 Pin configuration을 토대로 74HC**칩의 구동범위가 2~6V이기 때문에 이 범위내의 적정한 전압인 5V를 Vcc

리포트 | 6페이지 | 2,000원 | 등록일 2016.09.04 | 수정일 2019.09.26

다운로드 장바구니
전가산기 구성 예비보고서09

의 RAM(random access memory)이나 ROM(read only memory)을 이용하여 논리회로의 합성도 가능하다.(2) 멀티플렉서를 이용한 논리회로Y=A OPLUS ... 와 demultiplexer 회로를 비교, 설명하라.-DecoderDemultiplexer- 입력선에 나타나는 n비트의 2진 코드를 최대2 ^{n}개의 서로 다른 정보를 바꿔주는 조합논리 이다. ... #````````= bar{A} B+A bar{B}로 구성할 수 있다.(3) 함수 발생(Function generation)논리회로에서는 A, B, C 세 개의 입력변수가 주어지면 8개의 논리함수를 만들

리포트 | 4페이지 | 1,000원 | 등록일 2013.12.10

다운로드 장바구니
비안정 멀티 바이브레이터 예비보고서11

▣ 목 적(1) 비안정 멀티 바이브레이터의 동작을 이해한다.(2) 비안정 모드에서 사용된 555 타이ㅓ의 동작특성을 실험적으로 입증한다.(3) 단안정 멀티 바이브레이터의 동작특성 ... 있다.Duty cycle ={t _{2}} over {t _{1} +t _{2}} = {R _{B}} over {R _{A} +2R _{B}}(3) 단안정 멀티바이브레이터단안정 ... 를 유지한 후에 다시 안정상태로 되돌아가며 또 다른 입력 트리거 펄스를 받으 때까지 그 상태를 유지한다. 이 회로는 단지 하나의 안정된 상태만을 가지므로 단안정이란 말로 회로를 특징

리포트 | 4페이지 | 1,000원 | 등록일 2013.12.10

다운로드 장바구니

이전10개 29 30 31 32 333435 36 37 38 다음10개

파워링크

신청하기