• 통합검색(1,032)
  • 리포트(856)
  • 자기소개서(154)
  • 시험자료(12)
  • 논문(6)
  • 서식(1)
  • 방송통신대(1)
  • 이력서(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

성결대 논리회로 아날로그 전전설2 래치와 플립플롭 4bit adder 결과 FPGA 사칙연산 디지털 설계 4bit adder 회로 설계 논리게이트

"논리회로실습" 검색결과 601-620 / 1,032건

판매자 표지는 다운로드시 포함되지 않습니다.
  • 자료 표지
    통신회로 및 실습 - 3GATE 설계
    통신회로 및 실습과제 [3] 기본 게이트, 3_입력 게이트, “bufif0”,”notif1”,”notif0”를 이용한 설계정보통신공학과2010160101 윤희진2013.04 ... 들을 비트처리 연산자를 이용하여 설계하는 것을 하였고, “bufif0”, ”notif1”, ”notif0”을 이용하여 버퍼와 인버터 설계를 해보았다. 실습과정을 통해 논리 연산자는 비트 ... 큰 회로를 설계할 때, 유용하게 사용될 것 같았다. 과제의 양이 많아 실습시간이 길었지만 결과 값이 잘 나와서 재미있었다.
    리포트 | 9페이지 | 3,000원 | 등록일 2014.07.11
    다운로드 장바구니
  • 자료 표지
    한화 방산 인턴 합격 자소서
    부분만이 아닌 실습적인 부분에서도 직접 경험을 쌓기 위해서 다양한 과목을 선택했습니다. 특히 전자회로실험에서는 직접 납땜 등을 통하여 간단한 회로등을 만들어보고, 논리회로설계 ... 전자회로, 디지털시스템 등의 과목을 수강했고, 제어 시스템에 대한 지식을 쌓기 위해 제어공학 기초 및 설계 과목을 수강했습니다. 그 외에도 전자회로실험, 논리회로설계실험 등 이론적인 ... 을 거둔 전자회로1 과목입니다. 전자회로 1에서 BJT의 성질들과 원리, 그리고 MOSFET Amplifier의 특성과 작동원리 등 집적회로에 대하여 배웠던 점이 기억에 남습니다. 두
    자기소개서 | 2페이지 | 3,000원 | 등록일 2016.06.10
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-2주차예비
    다.입력출력ABX000011101111(2)XOR Gate배타적 논리합 회로로서 입력이 일치하고 있지 않을 때 출력 “1”이 되고, 같은 경우에 출력이 “0”이 되는 회로이다.입력 ... 하는 논리 회로이다.입력출력ABSC*************101(4)응용예제 전가산기가산 기능. 즉, 가수(added), Hyperlink "http://terms.naver.com ... of the Lab 1.-OR Gate 실습회로-(2) Procedure of the Lab 2.실험에서 XOR Gate는 TTL 7486으로 구현되므로 A,B와 Y단자는 TTL
    리포트 | 9페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre
    , Register and SIPO, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.Flip-flop, Wikipedia. ... 에만 Output data 값의 변화가 있을 것이다.Reference교안 – Verilog HDL 실습 Lab#06 Sequential Logic Design, Flip-Flop
    리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07-Pre
    Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.State Machine, Wikipedia. ... 의 사이) output = 2’b10이 된다.Reference교안 – Verilog HDL 실습 Lab#07 Sequential Logic Design, FSM and Clocked
    리포트 | 7페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07_Post
    Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 을 programming하여 정상 동작을 확인하였다.Reference교안 – Verilog HDL 실습 Lab#07 Sequential Logic Design, FSM and Clocked
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    정보컴퓨터 임용시험 기출문제 분석
    "2014전공A5컴퓨터구조C1논리회로2014전공A6자료구조S5후위 순회2014전공A7프로그래밍 언어론P7"부프로그램, 값전달방식, 참조전달방식"2014전공A8데이터베이스D6SQL ... 데이터베이스D5관계대수20079운영체제O5"라운드로빈, 문맥 교환, 타임슬라이스"200710운영체제O6"읽기/쓰기 프로세스, 세마포"200711컴퓨터구조C1"조합논리회로, PLA ... 론ICT 활용 수업20045자료구조S5"알고리즘, getnode, 이진트리"20048데이터베이스D6"뷰, SQL"200413컴퓨터구조C3"8421코드, BCD코드, 조합논리회로
    시험자료 | 16페이지 | 2,000원 | 등록일 2016.09.05
    다운로드 장바구니
  • 자료 표지
    인하대학교 전자공학과 디지털논리회로 comparator, full adder
    `timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 2016..
    리포트 | 4페이지 | 1,000원 | 등록일 2017.10.15
    다운로드 장바구니
  • 자료 표지
    정신간호실습 알코올 케이스, 알콜 케이스, 진단 자존감저하
    ◇목 차◇목차Ⅰ. 알코올 남용 및 의존1. 알코올의 본질2. 알코올 남용 및 의존의 정의3. 원인4. 증상5. 알코올 관련 장애6. 진단 기준7. 치료Ⅱ. 실습보고서 - 사례연구 ... 도 알코올 중독이 될 확률이 이란성 쌍둥이 형제에 비해 훨씬 높다고 함.- 생물학적 원인우리 뇌 속에는 ‘보상회로’라는 부분이 있습니다. 보상회로란, 사람이 살아가는데 있어 필요한 동기 ... 효과가 증대된다고 알려져 있다 날트렉손과 아캄프로세이트 모두 연구 결과 신체에 대한 부작용은 거의 없는 것으로 여겨지고 있다.Ⅱ. 실습보고서간호사정1. 대상자의 인적사항
    리포트 | 17페이지 | 1,500원 | 등록일 2017.01.03 | 수정일 2017.07.24
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)5주차결과
    신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... 개의 OR gate , inverter를 이용하여 회로를 구현할 수 있다.다. 멀티플렉서여러 개의 데이터를 입력 받을 때 그 중 하나를 선택하여 출력하는 논리 회로로 선택은 지정 ... gate 와 3개의 inverter를 사용하여 회로를 구현할 수 있다.나. 인코더말 그대로 암호기를 의미한다. 디코더와 서로 반대의 역할을 하므로 2^n개의 입력 신호를 n비트 2
    리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    순차회로 설계 - 카운터 예비보고서
    과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - 카운터담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 15논리 ... 회로설계 실험 예비보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표- 카운터의 종류와 각각의 기능에 대해서 이해를 하고, 이해한 내용을 바탕으로 VHDL 코딩 실습을 한다 ... 하다.- 이에 반해 동기식 카운터는 병렬 카운터라고도 하며 카운터에 있는 F/F들이 공통의 CP를 통해 트리거(trigger)되어 고속 동작에 적합하지만 비동기식 카운터에 비해 회로
    리포트 | 8페이지 | 1,000원 | 등록일 2014.07.25
    다운로드 장바구니
  • 자료 표지
    성균관대 논리회로설계 A+ 소스
    2012년도 성균관대학교 논리회로설계 실험/실습 A+받은 보고서 소스입니다.
    리포트 | 2,000원 | 등록일 2013.12.18 | 수정일 2013.12.28
    다운로드 장바구니
  • 자료 표지
    ★디지털논리회로_디지털시계, 스톱워치 둘다 (회로도, 구현영상, 설명 자세함)★
    디지털시계 발진회로의 function generator를 사용해 CP를 1Hz의 신호로 IC7의 14번 핀의 카운터 회로로 전달한다. 1초, 1분 단위 카운터의 carry 신호
    리포트 | 19페이지 | 3,000원 | 등록일 2015.03.01 | 수정일 2015.03.04
    다운로드 장바구니
  • 자료 표지
    LG 디스플레이 인턴 최종합격 자기소개서
    는 엔지니어가 되고 싶다는 꿈을 갖게 되었습니다.[현장실습을 통한 직무 이해]LG디스플레이 현장실습은 디스플레이 회사의 공정, 장비 직무가 실질적으로 어떤 일을 하는지 경험해볼 수 ... 능력[수강 과목]이번 학기에 전자회로1, 반도체공학1 과목을 수강하고 있습니다. 해당 과목에서 다이오드와 트랜지스터의 동작 원리, 반도체 소자 동작원리, FET 동작 특성 및 ... 이 섭섭함에 대해 토로하면 저는 논외의 이야기라고 생각해 듣지 않아 오해를 불러일으켰던 것입니다. 상대에 대한 논리적 반박보다는 공감이 우선될 때 설득력이 높아진다는 이야기를 듣
    자기소개서 | 4페이지 | 10,000원 | 등록일 2019.10.03
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로 시계 타이머 스탑 와치 알람 만들기 maxplus이용 (코드, 보고서)
    module digitalclock(swbutton1, swbutton2,set,reset,clk,segment1,segment2,segment3,segment4,segment5,segment6,led1,led2,led3,led16);input swbutton1;inp..
    리포트 | 21페이지 | 3,000원 | 등록일 2014.01.12
    다운로드 장바구니
  • 자료 표지
    정신간호실습. 조현병 Schizophrenia 케이스스터디.
    정신간호학 실습조현병(Schizophrenia)과 목담당교수학 번이 름제출일< 목차 >가. 서론1. 연구의 필요성2. 연구목적3. 문헌고찰1) 조현병의 정의2) 조현병의 원인3 ... 과 병동에는 조현병으로 일생을 살아가는 대상자들이 대부분이고, 사회적인 편견으로 점점 고립되는 환자들을 발견할 수 있다.이번 실습을 통해서 조현병 발병에 관련된 소인에 대한 이론 ... 결과염 등이 조현병 발생과 관련 될 수 있다.- 뇌의 구조적 이상 : 신경회로 간 소통 붕괴를 초래하여 조현병의 위험 높일 수 있다.- 신체건강 : 조현병과 측두엽 간질, 출생 시
    리포트 | 15페이지 | 2,000원 | 등록일 2018.02.26
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)4주차결과
    신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... 위의 결과값을 통해 논리 회로를 만들어보면 1bit 감산기는 다음과 같다.나. module instance 설계 시 주의할 점앞서 4bit 비교기에서 있어서 맨 왼쪽 bit ... 해당 수의 1의 보수를 취해주고 1을 더 해주면 된다.나. Combinational Logic정해진 input이 들어오면 정해진 output이 나오는 회로
    리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    순차회로 설계 - 카운터 결과보고서
    과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - 카운터담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 22논리 ... 회로설계 실험 결과보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표- 카운터의 종류와 각각의 기능에 대해서 이해를 하고, 이해한 내용을 바탕으로 VHDL 코딩 실습을 한다
    리포트 | 6페이지 | 1,000원 | 등록일 2014.07.25
    다운로드 장바구니
  • 자료 표지
    VHDL을 이용한 다양한 플립플롭 및 카운터설계, 실습
    VHDL 및 실습ReportSR F.F.~12진 카운터제출일2013년 4월 1일최종기한2013년 4월 1일담당교수최 종 성 교수님학과전 자 공 학 과학번2009144029이름 ... 우 경 제1. 실습명 : 4주차 VHDL 실습2. 실습목표 :(1) SR F.F.(2) Gated SR F.F(3) D F.F.(4) JK F.F.(5) Ripple 4-bit ... 플롭(Flip-Flop)은 동기식 쌍안정소자로서 쌍안정 멀티바이브레이터 (bistable multi vibrator) 라고도 한다. 트리거 회로라 불리는 회로의 일종이며, 두 개
    리포트 | 22페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 ALU & multiplier (결과보고서)
    , 감소), 논리연산(AND, OR, XOR, NOT), 시프트연산을 수행할 수 있는 회로로, 총 12가지의 연산을 할 수 있게 만들어 준다. 그 연산의 종류는 다음과 같은데 어떤 ... 을 ALU라고 한다. 이것은 산술연산과 논리연산을 하는 유닛이다.외국어 표기Arithmetic and Logic Unit(영어)ALU arithmetic and logic unit 산술 ... 논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)이번 실험에서는 산술연산, 논리연산, 시프트연산을 수행하는 8비트
    리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 06월 10일 화요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:31 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기