"위상고정"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

PLL 설계 현미경 종류 간섭 PLL 현미경 사용법 마이켈슨 위상루프 교류회로 부산대 현미경 전기기사 실기

판매자 표지는 다운로드시 포함되지 않습니다.

"위상고정" 검색결과 41-60 / 6,945건

PLL 위상고정회로-PLL을 이용한 FM 검파

--대학교 정보통신학과제출일 : 2006. 10학번 :성명 :Pages : 3제목 : PLL 위상고정회로정보통신실험Ⅰ-Pre-Report1. 실험제목PLL 위상고정회로-PLL ... 에서 통과되며 PLL 출력신호이다.PLL회로가 고정되면, 위상검파기의 두 입력주파수(fi와 fvco)는 서로 같아지며, 90°위상차가 있다. 그리고 출력은 합 주파수 성분(입력주파수의 두 ... 된다.포착된 후, FM신호의 대역폭이 PLL 회로의 고정범위 안에 있을때, PLL회로는 메시지 신호를 복구한다.위상비교기가 두 신호간의 시간차를 검사하여 이 시간차에 비례하는 출력전압

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2009.12.12 | 수정일 2015.09.08

다운로드 장바구니
32위상의 출력 클럭을 가지는 125MHz CMOS 지연 고정루프 (A 125 MHz CMOS Delay-Locked Loop with 32-phase Output Clock)

한국정보통신학회 이광훈, 장영찬

논문 | 8페이지 | 무료 | 등록일 2025.06.18 | 수정일 2025.06.26

다운로드
소형 다대역 저잡음 주파수 합성기 설계에 관한 연구 (A Study on Low Noise Frequency Synthesizer Design with Compact Size for Multi-Band)

한국군사과학기술학회 김태영, 한종훈

논문 | 8페이지 | 무료 | 등록일 2025.04.08 | 수정일 2025.05.08

다운로드
KU-BAND 저 위상잡음 주파수 합성기 설계에 관한 연구 (A Study on Low Phase Noise Frequency Synthesizer Design for Ku-Band)

한국군사과학기술학회 김태영

논문 | 8페이지 | 무료 | 등록일 2025.06.30 | 수정일 2025.07.05

다운로드
소형 선박용 고정형 레이더에 적용 가능한 안테나 개발 (Development applicable to fixed type radar antenna for small vessels)

한국정보통신학회 조대영, 김정환, 이명원, 이주형

논문 | 7페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
DDS 불요파 제거 알고리즘을 이용한 X 대역 주파수 도약 합성기 설계 (A Design of X band Frequency Hopping Synthesizer using DDS Spurious Reduction Method)

한국군사과학기술학회 권건섭

논문 | 10페이지 | 무료 | 등록일 2025.05.15 | 수정일 2025.05.22

다운로드
광대역 멀티미디어 시스템을 위한 다채널 중간 주파수 송수신기 설계 및 성능 분석 (Design and Performance Analysis of the Multichannel I. F. Transceiver for Broadband Multimedia System)

한국정보통신학회 김성철

논문 | 7페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드
동해 연근해에서 위상 추정기를 갖는 적응형 등화기의 실험적 성능 검증 (The Experimental Verification of Adaptive Equalizers with Phase Estimator in the East Sea)

한국음향학회 김현수, 최동현, 서종필, 정재학, 김성일

논문 | 8페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
아날로그 및 디지털 회로 설계실습 예비보고서 6주차

하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다. 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수로 고정 ... 를 가지게 되고 루프필터를 통과한 전압도 고정되어 위상이 고정된다.위상 제어 루프는 실제로 다음과 같은 분야에서 사용된다.-전력 시스템: 발전기 및 변압기에서 위상을 조절하여 전력 ... 6-1. 실습목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.6-3. 설계실습

리포트 | 13페이지 | 1,000원 | 등록일 2024.07.09

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 (예비)설계실습 6. 위상제어루프(PLL) A+

의 위 상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이라 는 것을 알 수 있었다. 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력 ... 주파순는 입력 신호의 주파수에 고정되게 되며, 위상 검출기, 루프 필터, 가변 발진기의 요소를 가지게 된다. 위상제어루프는 전자공학과 통신 분야에 폭 넓게 사용되고 있다. ... 이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다. 이론부의 위상 제어루프에 대한 설명에 따르면 전압제어 발진기의 출력 위상을 입력신호

리포트 | 8페이지 | 1,000원 | 등록일 2024.12.23

다운로드 장바구니
실습 6. 위상 제어 루프(PLL)

하였다.1. 서론위상 제어 루프(PLL)는 출력신호의 위상을 입력 신호의 위상에 고정하여 출력주파수와 입력신호의 주파수로 고정되게 하는 것이다. 자세한 동작원리는 다음과 같다. 전압제어 ... 출력 전압도 천천히 변하게 된다. 발진기의 출력과 기준 파형의 주파수가 같아진다면, 위상 검출기의 파형은 일정한 형태를 가지게 되고 루프 필터를 통과한 전압도 고정되어 위상이 고정 ... 듯, 입력단에 기준신호의 주파수를 5kHz로 인가하였을 때 출력신호의 주파수는 약 15kHz로 입력신호와 같지 않다. 위상 고정이 일어나지 않았음을 확인할 수 있다. 이는 입력신호의 주파

리포트 | 6페이지 | 1,000원 | 등록일 2023.10.17

다운로드 장바구니
판매자 표지

아날로그및디지털설계실습 예비보고서 6주차

과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다. PLL의 위상을 고정한다는 것은 주파수를 고정한다는 것과 비슷하여서 출력 신호의 위상을 입력 ... 신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수로 고정되게 된다. PLL의 기본 3가지 요소는 위상 검출기(Phase Detector), 루프 필터(Loop ... 있다. 이때 루프 필터의 Pole 값은 위상 고정루프의 응답특성을 결정한다. 발진기의 출력과 기준 파형의 주파수가 다른 상황에서는 두 신호의 위상이 다르게 되므로 위상 검출 기

리포트 | 12페이지 | 1,000원 | 등록일 2025.07.26

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 6차 예비보고서

한 전압도 고정되어 결국 위상이 고정된다.이때 인버터는 VCO 의 출력을 High(=5V) 나 Low(=0V) 로 고정하는 버퍼 역할을 한다.*참고 자료 : 실습 교재 이론부, 논리 회로 ... 1. 실습을 위한 이론적 배경 위상 제어 루프는 전압 제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 신호의 위상차이를 가지고 전압 제어 발진기를 제어하는 피드백 ... 시스템이다. 시스템의 블록도는 다음과 같다. 이때 PLL 의 3개의 기본 요소는 위상 검출기, 루프 필터, 가변 발진기(전압 제어 발진기)로 위 그림에서 확인할 수 있

리포트 | 16페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 결과보고서6

를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다. PLL의 위상을 고정한다는 것은 주파수를 고정한다는 것과 비슷하여서 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력 ... 주파수는 입력 신호의 주파수로 고정되게 된다. 즉, 출력 위상의 차이 로 주파수의 차이는 이 된다.PLL은 위상 검출기(Phase Detector), 루프 필터(Loop ... 의 입력으로 되돌린다. 다르게 말하면 신호를 직류 가까운 전압으로 변화시킨다고 볼 수 있다. 이때 루프 필터의 Pole 값은 위상 고정루프의 응답특성을 결정한다. 발진기의 출력

리포트 | 14페이지 | 1,000원 | 등록일 2025.06.29

다운로드 장바구니
판매자 표지

(A+) 일반물리학실험2 교류회로

.981251.263004.051229.634004.091217.605004.091217.60Vc-Vr 위상 비교위상차: 1칸 = 1ms.실험 결과실험 1) R 회로100Hz 고정, 가변 ... 은 다음과 같다.따라서, 회로 전체에 공급된 기전력은 이다.를 에 대입하면 아래와 같다.따라서, 캐패시터의 전압은 저항기의 것에 대해 의 위상차가 발생한다.또한, 캐패시터의 전압 ... 한다.Function Generator의 진동수를 100Hz로 조정한다.인가 전압을 0V부터 5V까지 1V 간격으로 증가시키며 전류를 측정한다.전압을 5V로 고정하고 진동수를 100

리포트 | 13페이지 | 4,000원 | 등록일 2024.03.09

다운로드 장바구니
6. 위상 제어 루프(PLL) 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

검출기의 파형은 일정한 형태를 가지며 루프 필터를 통과한 전압도 고정되어 결국 위상이 고정된다. 이때 인버터는 VCO 의 출력을 High(=5V) 나 Low(=0V) 로 고정하는 버 ... Low(=0V) 로 고정하는 버퍼 역할 위 과정들을 거치면서 점점 VCO 출력의 주파수가 변하게 되고 이 주파수와 Reference voltage 의 주파수가 같아지는 순간부터 위상 ... 검출기의 파형은 일정한 형태를 가지며 루프 필터를 통과한 전압도 고정되어 결국 위상이 고정된다. PLL 의 위상을 고정시키거나 변화시키는 특성으로 인해 디지털/아날로그 회로

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,000원 | 등록일 2022.09.22 | 수정일 2023.01.03

다운로드 장바구니
[결과보고서]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL)

았다. 두 번째 실험, 100nF은 약 5~10kHz까지 입출력의 주파수가 고정되었다. 세 번째 실험, 1uF은 약 1.3k~2.1kHz 까지의 주파수가 고정되었다.1. 서론위상제어 ... 루프는 신호를 넣었을 때 위상 검출기의 출력이 일정하게 고정된 상태로 만든다.따라서 입력, 출력 주파수가 같아짐을 이 실험에서 확인할 수 있다. 위상 검출기, 루프 필터, 가변 발진 ... 요약: 이번 실험은 통신 분야에서 채널 설정에 많이 사용하는 PLL을 설계 및 구성하였다. 위상제어루프를 구성할 때 XOR 게이트를 사용했고 5V의 구형파를 인가하였다. VCO

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 예비보고서6

gate가 정상 동작하는 것을 확인할 수 있다.6-3-4 위상 고정 루프 설계그림 6-2의 회로를 Simulation tool (PSpice)로 설계한다. 이때 중요하다고 생각 ... 되는 단의 파형들을 관찰하고 제시한다. (예: 입력 파형, 위상 고정 루프의 기본 요소인 phase detector, loop filter, VCO 각 단의 출력 파형)설계한 회로는 아래 ... -14.285)k/1.5 = 1680Hz/V로 구해진다.6-3-6 위상 고정 루프의 Loop Filter(A) Loop Filter의 cutoff frequency (1/2πRC

리포트 | 10페이지 | 2,000원 | 등록일 2024.08.06

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서6 위상 제어 루프 PLL

- 위상 고정 (phase Locking) : 입력과 출력의 위상차이, 즉 위상 검출기의 출력이 일정하게고정된 상태를 말한다. 입출력 위상의 차이 ∅1 − ∅2 =

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2022.09.08 | 수정일 2022.09.16

다운로드 장바구니
판매자 표지

Super Heterodyne 수신기와 Phase Lock Loop 레포트

면 “위상고정회로” 입니다. 즉 위상 변동을 줄이면서 입력주파수 및 위상에 동기화 시키는 회로를 뜻합니다. PLL은 위상 고정을 통해 입력 신호와 출력신호 간의 위상 차이를 줄이 ... "Heterodyne"의 원리는 수신한 RF(라디오 주파수) 신호와 국부 발진기(LO)에서 생성된 신호를 혼합하여 중간 주파수(IF) 신호를 만드는 것입니다. 이렇게 변환된 IF 신호는 고정 ... 는 고정된 중간 주파수 (IF)로 변환하는 유형의 무선 수신기입니다2) 구성과 특징Super Heterodyne 수신기의 구성품은 AM방송 수신기와 FM방송 수신기에 따라 구성

리포트 | 6페이지 | 2,500원 | 등록일 2024.11.17

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기