"논리연산"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

cpu논리회로 구성 일반 집합 연산자 컴활1급 필기 plc제어 ALU 컴퓨팅 사고 컴퓨터활용능력 무한의 수 독후감 velilog

판매자 표지는 다운로드시 포함되지 않습니다.

"논리연산" 검색결과 41-60 / 6,906건

[디지탈 논리회로]연산증폭기

연산증폭기연산증폭기의 개요덧셈이나 적분등의 연산기능을 갖게 할 수 있는 고이득의 직류 증폭기. 연산증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력 ... 단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 ... 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로하는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 - Vcc 가 필요하다. 물론 단일 전원

리포트 | 50페이지 | 1,000원 | 등록일 2004.03.29

다운로드 장바구니
CPU의 기본구조, ALU (arithmetic-logic unit) ; 산술논리 연산장치의 개념, 32-bit ALU, Booth`s Algorithm

1) 연구 분야 현대의 사회인들에게 일상생활에서의 컴퓨터는 필수적인 요소가 되어가고 있다. 현실적으로 컴퓨터가 없으면 할 수 없는 일들이 수두룩하고, 컴퓨터가 모두 사라진다고 하면 현대인의 생활은 마비에 이른다는 가설은 충분히 예상할 수 있는 문제이다. 사실 “컴퓨..

리포트 | 22페이지 | 4,000원 | 등록일 2011.04.21

다운로드 장바구니
컴퓨터구조론 제3장 컴퓨터 산술과 논리연산 - 2의보수 나눗셈의 예

⒪ ← 0 A ← 이전값복구연산실패*************1001110연산실패00013 사이클00011100001110000000연산성공Q←110014 사이클 ... 00001001000100101110연산실패0001연산결과몫 =나머지 =00100001(-2)(+1){nameOfApplication=Show}

리포트 | 1페이지 | 3,000원 | 등록일 2009.02.20

다운로드 장바구니
서강대학교 컴퓨터학실험II 4주차 예비레포트 3 / 논리 및 연산회로

2진수의 연산법반가산기 및 전가산기의 이론반감산기 및 전감산기의 이론2`s complement 연산법일반 조합회로의 설계절차K-map을 사용한 최소화 기법BCD to 2421

리포트 | 4페이지 | 1,500원 | 등록일 2008.06.18

다운로드 장바구니
4-bit 산술연산논리 회로구현 예비

4-bit 산술연산논리 회로 구현1. 가산, 감산, 보수, 증가 연산 회로⇒ 2진수에서의 뺄셈은 보수 연산을 통해 가능함, 즉 X-Y 는 X+(Y의 2의 보수) 이다. 따라서 ... (보수발생회로) 와 (전 가산기 논리 회로)로 뺄셈회로 구성 가능함.⇒ 보수 회로와 캐리 입력을 사용하여 2진수 정보의 가산, 감산, 보수, 증가 연산회로 가능.⇒ ALU는 비트 ... 합성.3) 컴파일 : 설계한 회로에 대하여 에러체크, 데이터 베이스 구성, 논리 합성을 수행하여 최적화된 회로를 생성, 시뮬레이션 및 검증을 위한 출력 파일과 디바이스에 구현하기

리포트 | 1페이지 | 1,000원 | 등록일 2004.03.21 | 수정일 2014.08.20

다운로드 장바구니
[컴퓨터 공학 실험] 논리 및 연산회로{가산기(Adder),감산기(Subtractor),부호 변환기(Code converter)}

논리 및 연산회로 Xxx( 이름 ) xxx목 차 가산기 (Adder) 반가산기 (Half Adder) 전가산기 (Full Adder) 병렬 가산기 (Parallel Adder ... 로 나타내는 논리 회로 . S= A ⊕ B ⊕ Ci C0=AB+ACin+BCin가 -3) 병렬 가산기 (Parallel Adder) 와 직렬 가산기 (Serial Adder ... (Full Subtractor) 정의 세 개의 입력 단자와 두 개의 출력 단자를 갖고 , 입력 신호의 차와 빌림수를 출력 신호로 나타내는 논리 회로 . Bo=AB+BBin+BBin다

리포트 | 24페이지 | 1,000원 | 등록일 2009.03.25

다운로드 장바구니
[컴퓨터회로] 4비트 가산기, 논리연산기 등 회로도

? 4비트 가산기? 4비트 논리 연산기? 4비트 양방향 시프터=>? 4비트 X 4비트 기억소자

리포트 | 5페이지 | 1,000원 | 등록일 2005.04.05

다운로드 장바구니
4-bit 산술연산논리 회로구현 결과 맥스플러스

4-bit 산술 연산 논리 회로 구현 결과{1.{Maxplus Ⅱ의 Graphic Editor를 사용하여 1비트 전가산기를 설계한 다음 컴파일 하고 심볼을 만든다.2. 설계한 1 ... 후 시뮬레이션 및 결과를 확인한다.{{{{9. 6.과 8.에서 설계한 산술연산 및 논리 회로의 심볼을 이용 4비트 ALU를 설계한다.10. 설계한 4비트 ALU의 시뮬레이션 및 ... 여 값을 알아보았다.1BIT의 연산을 하고 결과를 출력하며, CARRY 발생 시 다시 옆의 ALU에 입력되어 다음 BIT의 연산을 수행한다. 4BIT ALU 이므로 4번의 연산을 수행하고 결과값 또한 4개가 나와 4비트의 연술 및 논리 연산이 가능하다.

리포트 | 10페이지 | 1,000원 | 등록일 2004.03.21 | 수정일 2014.08.20

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 5장 기본 연산 회로

가산기 (HA : Half Adder)]반가산기는 [그림 5-1]과 같이 2개의 1Bit 2진수 A,B를 더하여 그의 합(S)과 자리올림수(C)를 출력하는 논리 연산회로이다.반 ... ,B를 더하여 그의 합 ()과 자리올림수()를 출력하는 3개의 비트를 가산할 수 있는 논리 연산 회로이다.전 가산기의 진리표, 논리식, 논리회로는 [그림 5-4]와 같다.[그림 5 ... ]과 같이 2개의 1 Bit 2진수 A에서 B를 빼서 그의 차()와 자리빌림수()를 출력하는 논리 연산 회로이다.반 감산기의 진리표, 논리식, 논리회로는 [그림 5-7]과 같다.[그림

리포트 | 11페이지 | 2,000원 | 등록일 2005.03.30

다운로드 장바구니
[자료구조] 인픽스(Infix)를 포스트픽스(postfix)로 변환 후 연산(두자리이상,음수,산술,관계,비트,논리연산등을 지원)

/*infix를 postfix로 전환하여 계산 결과를 구한다 산술,관계,논리,bit-wise연산자도포함하며 여러자리의 정수값을 계산할수 있도록한다.기본연산은 교제를 참고하였으며두 ... 자리수 이상의 연산과 음수 연산은 문자별로 각종 함수를 사용하여 변환하였다*/#include //기본적인 입출력 라이브러라#include //atoi 문자열을 숫자로 변환하기 위한 ... 사용)char expr[MAX_EXPR_SIZE];//연산을 위한 문자배열char pexpr[MAX_EXPR_SIZE];//출력을 위한 문자 배열char num[MAX_EXPR

리포트 | 7페이지 | 1,000원 | 등록일 2003.11.15

다운로드 장바구니
[디지털 로직, Digital design] 산술논리연산장치(Arithmetic and Logic Unit ; ALU) orcad hierarchical 회로도 & pspice 시뮬레이션

로서 해당시스템의 bit만큼의 두수에 대해서 사칙연산과 AND, OR, XOR, NOT등의 논리연산을 수행하는 디지털 시스템이다. 먼저 입력되는 clock에 의해 하나씩 증가 ... 되는 4bit의 이진수 A, B에 대해서 산술연산과 논리연산을 수행할 수 있는 회로를 설계한 뒤 연산선택단자와 출력선택단자에 5비트 카운터를 연결하여 입력한 두수에 대해서 14가지의 연산결과를 보여줄 수 있도록 시뮬레이션 하고자 한다. ... 처음 term-project를 부여받고 어떤 디지털 시스템을 구현해 보는 것이 그동안 배운 것을 총괄적으로 정리할 수 있는 기회가 될 것인지 생각해 본 결과 그간 배운 조합논리

리포트 | 9페이지 | 1,000원 | 등록일 2004.12.03

다운로드 장바구니
연산장치와 논리장치, 제어장치의 기능,보조기억장치와 주기억장치의 차이점, 보조기억장치가 기억기능 외에 가지는 기능, 출력장치와 출력장치의 종류를 들고 각각의 기능,오퍼레이팅 시스템의 4가지 기본기능

1. 연산장치와 논리장치 및 제어장치의 기능에 대하여 서술하시오.2. 16진수 48과 8진수 37을 각각 2진수로 변환한 뒤, 2진 연산(합)을 구하시오.3. 보조기억장치와 주 ... 가지 기본기능을 기술하시오.1. 연산장치와 논리장치 및 제어장치의 기능에 대하여 서술하시오.연산?논리장치(ALU : Arithmetic Logic Unit)는 산술연산이나 논리동작 ... 을 수행하는 것이다.산술연산은 덧셈, 뺄셈, 곱셈, 나눗셈을 계산하는 일을 나타내며 논리동작은 어떤 것이 다른 것보다 적거나 혹은 같을 때 이것을 결정하기 위하여 두 가지 종류

리포트 | 8페이지 | 1,500원 | 등록일 2009.09.17

다운로드 장바구니
판매자 표지

윈도우즈 프로그래밍 I 과제

는 문자를 피연산자라고 한다. 또한, 피연산자의 개수에 따라 단항 연산자, 이항 연산자, 삼항 연산자 등으로 연산자가 구별이 된다.-Visual Basic에서 연산자 우선 순위연산자의 우선 순위는 “산술연산자 > 연결연산자 > 비교(관계)연산자 > 논리연산자”의 순이다. ... -연산자연사자란 CPU에서 변수나 상수를 연산하기 위한 명령어로, 평범하게 생각하는 “+,-,*,/”가 연산자에 속한다. 이때 연산의 기능을 가진 문자를 연산자, 연산을 당하

리포트 | 2페이지 | 7,000원 | 등록일 2023.09.10

다운로드 장바구니
판매자 표지

부울 대수를 이용한 논리식의 간략화 법칙이란

다. 현재 널리 사용되고 있는 컴퓨터의 논리 회로에서는 1 또는 0만 존재하는 이른바 ‘디지털 회로’를 취급한다. 부울 대수는 0 또는 1, 이 두 개의 값으로 표현하고 연산하며, 컴퓨터 ... 다’, ‘A 또는 B이다’라는 인간이 표현하는 영역을 논리곱, 논리합, 논리 부정 등의 논리연산자를 이용하여 논리 동작을 다루는 대수이다. 이는 복잡한 게이트회로를 함수로 표현할 시 ... 적 표현이라면 논리식은 이 표현을 말 그대로 논리 연산자를 이용한 식으로 나타낸 것을 말한다. AND항은 논리곱으로 표현되며 OR항은 논리합으로 표현된다. NOT은 논리의 부정이

리포트 | 3페이지 | 2,000원 | 등록일 2021.09.06

다운로드 장바구니
6장 가산기와 ALU 그리고 조합논리회로 응용 예비

의 설계방법을 공부한다.다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.라. 상용화된 4비트 ALU를 이용하야 두 수의 가감산을 실험함으로써 ALU의 동작과 응용을 확인한다.2 ... 을 회로로 표현하면 그림 6-2(a)와 같고, 그림 6-2(b)는 전가산기의 기호이다.전가산기를 반가산기 2개와 OR게이트로 구성하면 그림 6-3과 같다.다. 산술논리 연산장치1 ... ) 산술논리 연산장치ALU는 사칙연산을 비롯하여 여러 가지 산술 및 논리연산 기능을 하나의 MSI내에서 이루어지도록 한 소자이다.4비트 ALU인 74X181은 24개의 단자를 가지

리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 5주차

적 논리합을 해 주고, Bout은 A의 inverse와 B를 논리곱 연산해 준다면 half-subtractor를 만들 수 있다.3) 위 검토사항을 ADSU4의 datasheet에서 2009 ... 5주차 결과레포트비교 및 연산 회로1. 실험 제목: 비교 및 연산 회로2. 실험 목표:(1) Exclusive-OR 회로를 이용한 비교회로의 구현 및 동작원리 이해(2) 기본 ... gates를 이용한 half-adder 및 full-adder의 구현 및 동작원리 이해(3) 연산회로의 동작 및 signed/unsigned numbers에 대한 이해3. 이론3-1

리포트 | 25페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서9 4bitadder

1. 실습을 위한 이론적 배경:-부울 대수 : 변수, 상수, 연산자, 기본 공리 및 정리로 구성되어 있으며 부울 대수에 나타날 수 있는 상수 값은 0과 1 뿐이다. 현대 ... 에서는 디지털 시스템의 수학적 바탕이 되었다.가) 연산자1. Complement : 보수라 부르며 A’이라 쓴다. A가 1이면 A’은 0값을 갖는다.2. OR : A+B로 표시하며 OR ... gate와 같은 논리를 같는다.3. AND : AB로 표시하며 AND gate와 동일한 논리함수이다.나) 부울 대수의 기본 공리1. 공리 1. : A는 0과 1 중 하나만 가지며 A

리포트 | 10페이지 | 1,000원 | 등록일 2022.09.08

다운로드 장바구니
논리회로실험 비교기와 MUX, ALU

) ALU- arithmetic and logic unit의 약칭으로 산출논리 연산 유니트, 또는 간단히 연산유니트라고도 부른다.- 중앙처리장치(CPU)의 일부로서 컴퓨터 명령어 내에 있 ... 는 연산자들에 대해 덧셈 · 뺄셈 · 곱셈 · 나눗셈의 사칙연산, AND · OR · SHIFT 등의 논리연산을 하는 장치.- 입력된 연산자와, 현재 더해지고 있는 연산자, 누산기 ... 논리회로설계 실험 예비보고서 #5실험 5. 비교기와 MUX, ALU1. 실험 목표출력이 입력에 의해서만 정해지는 조합논리회로인 비교기, MUX, DEMUX, ALU의 개념과 특성

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
논리회로실험(VHDL 및 FPGA실습) 이론 및 실험결과 레포트

[1] Adder & Subtracter 설계학번 / 이름:1. PurposeXilinx프로그램과 VHDL code를 이용해 기초적인 조합논리회로와 4 bit full adder ... 해 연산한다.이 Binary Code는 3가지 표현방식이 있는데1. Sign and Magnitude, 2. 1s complement, 3. 2s complement이다.여기 ... 서 Sign and Magnitude 와 1s complement는 +0, -0 두 개의 0이 존재하거나사칙연산의 결과가 정확하지 않은 등 4bit full adder & s

리포트 | 53페이지 | 8,000원 | 등록일 2022.01.25 | 수정일 2022.02.08

다운로드 장바구니
판매자 표지

충남교육청 충남형 늘봄거점센터 늘봄 성정 프로그램 강사(연산수학) 자기 소개서, 프로그램 제안서

충남교육청 충남형 늘봄거점센터 늘봄 성정 프로그램강사(연산수학) 자기 소개서1. 자기소개저는 수학이 단순한 계산 훈련이 아니라, 논리적 사고력과 문제 해결 능력을 기르는 과정이 ... 를 유발하고, 연산 능력을 자연스럽게 향상시키는 데 효과적이라는 점을 경험하게 되었습니다.특히, 보드게임을 활용한 연산 학습은 학생들에게 수학을 보다 친근하게 다가가도록 만들고, 논리 ... 입니다.충남형 늘봄거점센터 늘봄 성정 프로그램 강사(연산수학)로서, 저는 학생들이 연산을 단순한 계산 훈련이 아닌, 논리적으로 사고하고 패턴을 익히는 과정으로 받아들일 수 있

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.02.04

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기