• AI글쓰기 2.1 업데이트
  • 통합검색(3,738)
  • 리포트(3,444)
  • 시험자료(152)
  • 자기소개서(85)
  • 방송통신대(32)
  • 논문(22)
  • 서식(2)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

레포트 전전설2 hdl설계 디지털 and or 실험 아날로그 디지털논리설계 컴보활 논리 NAND게이트
판매자 표지는 다운로드시 포함되지 않습니다.

"논리게이트" 검색결과 541-560 / 3,738건

  • 자료 표지
    시립대 전전설2 Velilog 결과리포트 4주차
    ubtractor 안에 입력 변수 설정이었다. 논리표를 보고 하지 않는다면 실수할 가능성이 많았다. 복잡한 게이트가 나와 half-subtractor 같이 넣어주는 게이트가 나올 경우 게이트 ... 는 방법이 같다.2) 연산회로 종류(1) 반가산기 : 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로.(2) 전가산기 : 두 개의 입력 ... 비트와 자리올림의 입력비트(Carry IN : Ci)를 합하여 합과 자리올림(Carry out : Co)을 출력시키는 논리 회로(반가산기의 입력에 자리 올림 입력 비트를 추가
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16
    다운로드 장바구니
  • 판매자 표지 자료 표지
    A+받은 드모르간의 법칙 예비보고서 PSPICE
    게이트의 변환 과정을 이해한다.2. 실험 이론부울 함수의 법칙에는 AND, OR 등의 논리함수에 적용되는 대수적 규칙 이외에 De Morgan 이론에 의한 규칙이 있다. 이를 De ... 1. 실험목적(1) De Morgan의 법칙에 대해 이해한다.(2) 논리 IC칩을 사용하여 De Morgan의 법칙을 실험적으로 이해한다.(3) De Morgan의 법칙을 통해 ... AND 연산 결과와 동일하고, A와 B의 AND 연산의 역은 A의 역과 B의 역의 OR 연산 결과와 동일하다. 이 법칙을 적절히 활용하여 복잡한 논리회로를 간략화 하는데 이용할 수
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2022.12.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [고려대학교 디지털시스템실험] - 모든 주차 A+ 결과보고서 총집합
    및 설계 방식에 대해 알아본 후, 다음과 같은 그림의 회로를 설계해보는 실험을 수행하였다. input에 대한 t1, t2, result의 논리표는 다음과 같다.회로도대로 설계한 후 ... 을 위해 새로운 설계도를 하나 더 짠 후, 실제로 코드로 올려서 결과를 확인해보았다. 설계한 것은, NAND 게이트만 이용하여 OR 게이트를 이용하는 것이었다. 설계도는 다음과 같
    Non-Ai HUMAN
    | 리포트 | 45페이지 | 2,500원 | 등록일 2022.12.24 | 수정일 2023.01.02
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대_디지털논리회로실험_4주차 예비보고서_A+
    디지털 논리실험 및 설계 4주차 예비보고서실험 준비1.1 멀티플렉서와 부호기(encoder)의 차이를 설명하시오.멀티플렉서는 여러가지의 입력 가운데 하나를 골라 그대로 출력하지 ... 74153, 2-to-1 Multiplexer 74157, 1-of-4 Decoder 74139, 3-INPUT AND 게이트 7411의 datasheet를 확인하시오.74153 칩 ... 게이트가 총 4개 존재한다. 그리고 그 4개의 게이트의 아웃풋이 다시 OR 게이트의 인풋으로 들어간다. 첫번째 3-INPUT AND 게이트의 인풋은 D0, , 이다. 그러므로 S0
    리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 10주차 예비보고서 A+
    디지털 논리실험 및 설계 10주차 예비보고서1. 실험 준비1.1 비동기식 카운터와 동기식 카운터의 작동 원리와 차이점에 대하여 서술하시오.카운터란 일정한 state가 반복 ... 로 고정하여 항상 toggle이 일어나도록 한다. 두 번째 FF은 Q0이 1일 때에만 toggle이 일어난다. AND 게이트가 결선되었으므로 세 번째 , 네 번째 FF은 각각 Q0Q1 ... 의 CLK에 NOT 게이트를 결선한 것과 같다고 할 수 있다. 따라서 [그림1]과 다르게 CLK를 Q’와 연결하면 같은 결과를 얻을 수 있다. Q’는 Q에 NOT 게이트를 취한 값과 같
    리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 자료 표지
    디지털공학 레포트 모음
    로 하나의 입력을 받어 여러 개의 출력으로 분배하는 논리회로7.SSI, MSI, LSI, VLSI를 논리 게이트의 수로 분류하여라.-SSI : 하나의 칩 위에 12개까지의 등가 ... _{i} +Bb _{i} + bar{A} Bs`=`A OPLUS B OPLUS b _{i}● 5장 실습관련 문제 ●1. 2입력 DTL NAND 게이트의 출력전압의 논리 상태가 0 ... 이다. 입력 A와 B는 어떤 상태에 있는가:a. A=0, B=0 b. A=0, B=1 c. A=1, B=0 d. A=1, B=12. 3입력 DTL NAND 게이트의 출력전압의 논리
    Non-Ai HUMAN
    | 리포트 | 98페이지 | 5,000원 | 등록일 2021.05.16
    다운로드 장바구니
  • 자료 표지
    비동기 카운터, 동기 카운터 설계 예비레포트
    의 구성 및 검사 그리고 카운터의 상태 다이어그램 작성3. 실험 장비 및 부품1) 비동기 카운터7400 quad NAND 게이트7474 dual D 플립-플롭7493A 2진 카운터 ... LED 2개저항: 1.0KΩ 2개, 330Ω 2개2) 동기 카운터 설계7476 dual J-K 플립-플롭 2개7408 quad AND 게이트 혹은 실험자가 결정한 SSI IC부품 ... 조사:7400 quad NAND 게이트Connection DiagramTruth Table7474 dual D 플립-플롭Connection DiagramTruth Table7476
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2022.10.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털회로1 디지털 논리회로의 전압특성과 지연시간
    디지털회로 1: 디지털 논리회로의 전압특성과 지연시간20201944박찬영1. 실험목적2진수를 전압으로 처리하는 디지털 논리회로의 동작전압, 지연시간 등을 측정하여 회로의 특성 ... 을 파악한다.(동작 주파수를 높게 변화시키면서 실험할 것)2. 실험이론모든 디지털 기기들은 디지털 논리회로에서 배운 부울대수의 AND, OR, NOT의 3개로 연산하는 장치이다. 이 ... 3가지 동작들을 결합하면 NAND, NOR, Exclusive OR, Multiplexer, Exclusive NOR, Flip-Flop 등과 같은 확장된 논리연산과 저장기능
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.04.01
    다운로드 장바구니
  • 판매자 표지 자료 표지
    카이스트 무학과 최종 합격 면접 후기
    한 부분을 보충해주는 상호 보완 성질을 가지고 있습니다. 따라서 이 둘을 조합하면 다양한 문제를 해결할 수 있습니다.면접관 : 조합논리회로에 대해 적혀있는데, 가산기, 감산기의 만드 ... 는 방법은 무엇인가요?수험생 : 전가산기는 반가산기 두 개에 OR 게이트, 전감산기는 반감산기 두 개에 OR 게이트, 가감산기는 전가산기를 병렬 연결하여 만들 수 있습니다.면접관 ... : 부울 대수에서 꼭 필요한 요소를 열거해보면?수험생 : 이진수 집합인 {0, 1}, AND / OR / NOT 게이트가 필요합니다.면접관 : 학생부에 MOSFET 관련 내용이 많
    자기소개서 | 4페이지 | 4,000원 | 등록일 2023.09.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털 회로 실험-XOR 게이트와 그 응용
    : XOR 게이트는 다른 기본 논리소자와는 다르게 두 입력 신호가 서로 같으면 출력이 [Low], 서로 다르면 [High]로 출력되는 디바이스다. 논리식으로 나타내면 A?B ... 디지털 회로실험실험5. XOR 게이트와 그 응용1. 목적-XOR 게이트의 동작 특성을 이해한다.-XOR 게이트의 구성 방법과 응용 예를 살펴본다.2. 관계 이론 요약XOR 게이트 ... = A’B+AB’ 이다.특성-2개의 입력이 서로 다를 때 출력이 1이 됨-입력의 1개 개수가 홀수일 때 출력이 1이 됨(Odd Parity)3. 실험순서실험순서1. XOR 게이트 회로
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2022.09.10
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로 실험 10주차 Counter 결과보고서
    디지털 논리회로 설계 및 실험결과보고서주제 : Counter소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 플립플롭이 모두 Toggle 기능을 수행하게 한다. 동기식 카운터의 입력 함수는 하위 비트의 논리적 AND이다. 동기식 카운터는 모든 비트의 플립플롭에 같은 클락 펄스를 넣어 같 ... )을 가함으로써 10가지 출력상태만이 반복되도록 만든 것이다. 회로도를 살펴보면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자에 연결되어 있으며, 비동기식 CLR 단자
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2021.04.22
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+
    고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... ) [실습 1] bit operators를 이용하여 2-input AND 게이트 설계Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 AND Gate ... (LED1)ABX000010100111(2) [실습 2] Gate Primitive를 이용하여 2-input AND 게이트 설계Source codeTestbenchPin
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로 실험 10주차 Counter 예비보고서
    디지털 논리회로 설계 및 실험예비보고서주제 : Counter소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... . 참고 문헌1. 실험 목적동기식(synchronous), 비동기식(asynchronous) 카운터(counter)에 대하여 공부한다.2. 실험 이론지금까지 다루었던 논리회로 ... 들은 입력의 조건에 따라서 출력이 결정되는 “조합 논리회로”들이었다. 그러나, 실제로 디지털 논리 회로를 적용하게 되면 시간에 따라 움직이는 조건을 고려하지 않을 수 없게 된다. 예
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,500원 | 등록일 2021.04.22
    다운로드 장바구니
  • 자료 표지
    전기및디지털회로실험 실험 6. 논리조합회로의 설계 예비보고서
    실험 6. 논리조합회로의 설계 2. 실험 개요 논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 연습을 행한다. 또한 불필요하게 복잡한 논리함수를 단순화시키는 방법 ... 를 실제 회로설계에 적용함으로서 논리회로를 다루는 능력을 키운다. 이론조사 -논리게이트의 조합과 설계 불대수, 논리 다이어그램의 조합으로 원하는 기능을 수행하는 논리회로를 구현할 수 ... 있다. 출력신호가 입력에 따라 결정되는 회로를 조합회로라고 하는데, 논리 게이트로 구성되며 기억소자는 포함하지 않는다. 원하는 기능을 수행시키기 위해 입력과 출력을 결정하는 진리
    리포트 | 16페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대 디지털논리실험및설계 6주차 예비보고서 A+
    은지 판별하는 방법을 설명하시오.XOR 게이트는 두 개의 입력값이 같으면 0, 다르면 1을 출력하는 게이트이다. 따라서 두 개의 네 자리 이진수를 입력한 후 XOR 논리 연산 ... 디지털 논리실험 및 설계 6주차 예비보고서1. 실험 준비1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용하여 어떻게 구현할 수 있 ... 는지 설명하시오.ALU는 산술 논리 연산 장치로(Arithmetic Logic Unit), 두 개의 4비트 문자를 입력받고 16가지의 논리 연산과 16가지의 산술 연산을 수행하여 4
    리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18
    다운로드 장바구니
  • 자료 표지
    7주차 다이오드 결과보고서 (ㅇㅎ대, A+)
    게이트의 입력에 연결하면 그 OR게이트의 출력 Z는 AB+CD가 될 것이다.다이오드로 구현한 조합논리회로의 설계과정ABCD=1111 일 때의 출력은 1이다.위의 그림과 같이 입력 A ... Circuit다이오드로 구현되는 AND, OR 논리회로를 참고하여 Z=AB+CD를나타내는 논리회로를 다이오드 6개를 통해 설계하고 Truth Table을 측정을 통해 완성 ... CircuitBoolean 함수 Z=AB+CD를 만족하는 논리회로를 설계하기 위해 AND gate 2개와 OR gate 1개가 필요하다. 주어진 논리식과 다이오드를 이용한 AND, OR gate
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2021.10.07 | 수정일 2021.10.21
    다운로드 장바구니
  • 판매자 표지 자료 표지
    1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오
    수치 코드와 문자와 숫자 등을 나타내는 코드인 알파뉴메릭 코드가 있다. 세 번째로 부울 대수이다. 논리 계산을 기호화, 형식화한 대수를 의미한다. 네 번째로 논리 게이트이 ... 는데 조합회로 부분은 기본 논리 게이트의 결합으로 이루어지고 기억소자 부분은 하나 이상의 플립플롭이 병렬 혹은 직렬로 결합해 이루어진다. 동기 순서회로 설계 과정은 회로 동작 기술 상태도 ... 입력 직렬 출력2) 직렬 입력 병렬 출력3) 병렬 입력 직렬 출력4) 병렬 입력 병렬 출력Ⅲ. 결론Ⅳ. 참고문헌Ⅰ. 서론디지털 공학은 디지털시스템에 관한 공학적인 해석과 논리 회로
    리포트 | 5페이지 | 2,000원 | 등록일 2024.09.09
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계실습 과제 동기순서 논리회로 (Stopwatch 설계) (15주차)
    아날로그 및 디지털 회로설계실습15주차 동기순서 논리회로 (Stopwatch 설계) 과제05분반 20161163 박성은1.- 16진 동기 카운터 회로도- 10진 동기 카운터 회로 ... 한다. 10진 카운터를 만들기 위해서 16진 카운터의 두 번째, 네 번째 Flip-Flop의 CLR 단자에 NAND 게이트를 추가한다. 출력이 둘 다 1일 때 NAND 게이트는 0을 출력
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 집적회로 최종 프로젝트
    < CAD Assignment #2 >1. 1비트 전가산기 논리회로 분석 및 변환Fig. 11) NAND게이트, NOR게이트 인버터만 layout할 수 있는 Microwind ... 프로그램 특성상 회로도를 구성하고 있는 XOR게이트, AND게이트, OR게이트를 모두 다 NAND게이트, NOR게이트, 인버터로 구성된 회로도로 바꿔 줘야 함.2) Cout을 구성 ... 하는 2개의 AND게이트 및 1개의 OR게이트는 다음과 같이 3개의 NAND게이트의 구성으로 변경 가능.Fig. 23) XOR게이트는 다음 과정을 통해 2개의 NAND게이트, 1개
    리포트 | 18페이지 | 5,000원 | 등록일 2023.09.04
    다운로드 장바구니
  • 자료 표지
    Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X
    한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍을 할 수 있다. 대부분의 FPGA는 프로그래밍 가능 논리 요소에 간단한 플립플롭이나 더 완벽 ... 1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 목적-Hardware Description Language(HDL)을 이해 ... programmable gate array)란 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20
    다운로드 장바구니
  • 전문가요청 배너
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 01일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:34 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기