"디지탈실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 기초 디지털 실험 디지털시스템실험 fpga 도어락 stopwatch 설계 두더지 잡기 전기회로 전자회로실험 rlc 직렬공진 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"디지탈실험" 검색결과 521-540 / 21,543건

#6 디지털실험 예비

(예비)Lab 6.디지털 실험이명진 교수님금(09:00 ~ 13:00)2007122043 김병주Due date - 2012.04.13. (금)part1operator를 사용

리포트 | 3페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

다운로드 장바구니
디지털회로실험 09장. 디코더

09장. 디코더목차●실험목적●이론●실험방법●실험데이터●실험순서 및 고찰사항●검토 및 고찰실험목적1. 디코더의 동작 원리를 이해하고 각종 디코더의 사용법을 익힌다.이론1. 디코더 ... 하여 어드레스 디코더로서 많이 사용된다.실험 방법1. 74LS42의 출력측에 LED램프를 결선하고 표 9-3과 같은 입력상태에서 켜지는 LED램프의 번호를 출력란에 기입하라.2. 74LS ... 에 기입하라.5. 위의 실험에서 G1=0, GA=GB=1일 때의 출력상태를 관찰하라.6. 74LS154의 핀접속도에서 16가지 입력상태에 대한 출력상태를 관찰하여 표 9-6의 해당란

리포트 | 8페이지 | 1,000원 | 등록일 2014.04.07

다운로드 장바구니
디지털실험및설계 결과5(카운터2)

디지털 논리실험 및 설계#5 카운터 (결과)담당교수님 : 교수님제출일자 : 2015. 04. 27조 :학번 :이름 :1. 실 험 결 과(1) 비동기식 및 동기식 십진 카운터CLK ... 비동기식 십진 카운터와 동기식 십진 카운터는 실험 결과가 같게 나왔다.한 CLK당 십진 수로 1씩 올라갔고 10에서 다시 0으로 초기 ... 화 되는 모습을 볼 수 있었다. 이전 실험들과는 달리 카운터의 범위가 달라진 것을 볼 수 있었다.비동기식 십진 카운터를 구성할 때에는 NAND게이트 하나와 JK플립플롭 4개만 이용

리포트 | 4페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
디지털실험및설계 결과3(시프트 레지스터)

디지털 논리실험 및 설계#3 시프트 레지스터 (결과)담당교수님 : 교수님제출일자 : 2015. 04. 13조 :학번 :이름 :1. 실 험 결 과(1) 시프트 레지스터CLKQ ... 부터 살펴보면Q_{ 0}에서 나왔던 1이CLK이 증가함에 따라 옆으로 이동된다는 것을 볼 수 있다.실험을 할 때 CLK을 주어도 숫자의 변화가 없었다. 그래서 선들 사이의 연결이 잘 ... ,S_{ 0} = 1,S_{ 1} = 0,R = 1, L = 0 으로 두고 실험을 시작하였다. CLK이 1 일 때는 R에 들어간 입력 값 1이Q_{ A}에 나타난다. CLK이 2 일

리포트 | 5페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
디지털실험및설계 결과2(플립플롭)

디지털 논리실험 및 설계#2 플립플롭 (결과)담당교수님 : 교수님제출일자 : 2015. 03. 30조 :학번 :이름 :1. 실 험 결 과(1) 기본 RS 플립플롭과 레이스 조건 ... 입력(a)SRQbar { Q}0*************110010회로(a)에서 2개의 NOT게이트와2개의 NAND 게이트를 사용하였다.우선 실험한 결과를 살펴보면, S=0과R=1 ... 로 S=1과 R=0이 입력되면 Q가 고정적으로 ‘1’이 출력되고bar { Q}는 ‘0’이 출력된다. 마지막으로 둘 다 입력 값이 ‘1’이면 실험 결과 값에서 보이듯이 둘 다 ‘1

리포트 | 6페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
고려대 디지털시스템실험 (10주차 SImple Computer - Data Path)

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2017 전기전자공학부이름 : 박정훈학번 ... : 2014170951실험제목① Simple Computer - Data Path 설계실험목표① DATAPATH를 설계 및 구현하고 검증한다.기본지식1. 컴퓨터 시스템Control ... 기 때문에 더 효율적인 메모리를 사용할 수 있다.이번 실험은 위의 DATAPATH를 설계한다.2. Simple Computer Architecture- Simple Computer

리포트 | 10페이지 | 1,000원 | 등록일 2018.10.14

다운로드 장바구니
판매자 표지

[경희대]DSP(디지털신호처리, 실험x) 프로젝트

ppt 자료에는 그래프가 주이므로 미리보기 참고 하시고 docx 잘료에는 주제 및 결과 등이 서술되어 있습니다프로젝트 주제- 구축함에서 복잡한 잡음환경으로 구성되어 있는 수중으로 음파를 발사하였다. 발사한 결과 목표물인 두 개의 잠수함 A와 B로부터 반사되어 되돌아오는..

리포트 | 11페이지 | 2,500원 | 등록일 2016.12.11 | 수정일 2016.12.13

다운로드 장바구니
디지털실험 - 실험 10. 4-Phase clock 발생기 예비

*예비보고서*8주차실험 10. 4-Phase clock 발생기조13조1. 실험 이론- 목 적1) 비중첩 클럭펄스를 발생시키기 위해 74139의 사용방법을 익힌다.2) 74139 ... 은 신호의 발생이 어렵지만 회로를 제어하기가 용이한 점에서 디지털 시스템에서 많이 사용된다. 예를 들면 마이크로 프로세서는 보통 φ,φ로 불리는 비중첩의 2상 클럭을 필요로 한다 ... . 그러나 동시에 두 개의 파형이 양의 레벨로 되는 것을 피해야 하는 주의가 필요하다. 따라서 양의 펄스는 비중첩 된다고 말한다.4상 클럭(4-phase clock)이 실험에서 4상

리포트 | 7페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
디지털실험 - 실험 10. 4-Phase clock 발생기 결과

는 흔히 보는 광고 간판에 사용할 수 있을 것 같다. 그리고 디지털 실험에서 논리값을 다르게 주어야 할 때도 아주 유용하게 사용될 것이다.- 이번 실험은 회로만 제대로 연결하고 클럭값 ... *결과보고서*9주차실험 10. 4-Phase clock 발생기조13조QA, QB 출력CLK, QA 출력은 SN7476, SN7404, SN74139 소자들을 이용하여 회로를 구성 ... 하고, 클럭(CLK)입력에 구형파를 인가하여 QA와 QB를 출력하는 4상 클럭(4-phase clock)회로를 구성하는 실험이었다. 먼저 QA와 QB는 Y0, Y1, Y2, Y3

리포트 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
디지털논리실험-비동기 카운터 결과레포트

디지털 회로실험 - 실험 9 비동기 카운터(결과)◆ 실험 일자 : 2016. 9. 231. 실험 결과clock의 수ABC10진수 ... 10000021000130100241100350010461010570110681110790001810100191100000표 9-42. 실험 후 고찰이번 금일 실험은 비동기식 카운터의 회로를 구성하여 CLOCK의 수의 변화와, 증가함에 따라 출력이 감소 ... 하는지, 증가하는지 변화를 확인해보는 실험이었다. 앞서 배운 내용은 비동기식 카운터는 직렬 카운터, 그와 반대로 동기 카운터는 병렬 카운터라고도 불리며, 비동기식 카운터는 앞단

리포트 | 2페이지 | 1,000원 | 등록일 2016.11.09

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험 16 J-K플립플롭

을 알려준다.그림 16-4추가 조사tPLH와 tPHL 측정주의: tPLH와 같은 파라미터의 측정은 아날로그와 디지털 오실로스코프에서 다르게 수행된다. 실험 순서 1에서의 실험을 구성 ... 실험 16J-K 플립플롭실험목표▣ 비동기 및 동기 입력을 포함한 J-K 플립플롭의 여러 구성에 대한 테스트.▣ 토글 모드에서 주파수 분할 특성 관찰.▣ J-K 플립플롭의 전달 ... )이 클럭 듀티 사이클과도 같지 않음에 주의하여라. 이는 50% 듀티 사이클 펄스를 얻는 좋은 방법이 된다. 실험 보고서에 관찰 내용을 요약 정리하여라. J-K 플립플롭의 진리표에 대한

리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
디지털로직실험/최신 디지털 공학실험 13 디멀티플렉서를 이용한 조합 논리

실험 13디멀티플렉서를 이용한 조합 논리실험목표▣ 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계.▣ 오실로스코프를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 작성 ... , 녹색 2개?저항: 330Ω 6개, 1.0kΩ 2개추가 조사용 실험 기기와 부품:?7400 4조 NAND 게이트이론 요약디멀티플렉서(demultiplexer, DMUX)는 디코더 ... (decoder) 또는 데이터 라우터(router)로 사용될 수 있다. 이번 실험에서는 디코더 기능에 대해서만 살펴볼 것이다. 디코더는 하나 이상의 입력 라인으로부터 2진 정보를 받

리포트 | 11페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험 14 D래치와 D플립플롭

실험 14D래치와 D플립플롭실험 목표래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.4개의 NAND 게이트와 하나의 인버터로부터 게이트 ... 을 LOW로 유지하고, 한 출력을 먼저 잠시 동안만 접지로 단락시키고, 그 다음에 다른 출력도 잠시 동안 접시로 단락시킨다. 실험 보고서에 게이트된(gated) D 래치의 관찰 결과 ... 가 된다. 시스템을 리셋(reset)하기 위해서 그림과 같이 Q 출력을 잠시 동안 접지로 연결한다. 실험 보고서에 관찰 내용을 요약 정리하여라.D 플립플롭7. 7474는 PRE

리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
디지털실험 9 결과 실험 9. 플리플롭의 기능

디지털 실험 결과보고서실험 9. 플리플롭의 기능1. 다음 회로를 구성하여 A, Q의 관계를 진리치표를 구성하고 래치의 기본을 설명하라.실험 1번의 회로이다. OR의 입력으로 출력 ... 이기 때문이다. 한 출력이 다음 출력에 영향을 주고 그 출력이 다시 다음 출력에 영향을 준다. 1학기때 디지털 실험 11단원과 12단원에서 각 소자의 원리와 타이밍 도를 그렸던 것 ... 한 결과를 보여주기 위해 함수발생기와 오실로 스코프로 실험했다.아래쪽 채널 2의 그래프가 입력 A이고 위의 채널 1의 그래프가 출력이다. A가 바뀌어도 출력이 계속 1이 나오는 것을 볼

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
디지털실험및설계 결과1(논리게이트)

디지털 논리실험 및 설계#1 기본 논리 게이트 (결과)담당교수님 : 교수님제출일자 : 2015. 03. 23조 :학번 :이름 :1. 실 험 결 과(1) 2 입력 NOR, XOR ... 게이트입력NOR (d)XOR (e)AB논리논리0*************00회로(d)는 NOR게이트로 실험에서 7402를사용하였다. NOR게이트의 경우 OR의 값에NOT을 붙인 값 ... 을 출력을 한다. 입력값이모두 ‘0’일 때 ‘1’을 나타낸다.회로(e)는 XOR게이트로 실험에서 7489을 사용하였다. 입력 값이 같으면 ‘0’을 출력하고 입력 값이 서로 다르

리포트 | 5페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
디지털실험및설계 예비5(카운터2)

디지털 논리실험 및 설계#4 카운터 2 (예비)담당교수님 : 교수님제출일자 : 2015. 04. 20조 :학번 :이름 :1. 실험 이론(1) 리플 캐리 카운터리플 캐리 카운터

리포트 | 7페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
디지털실험 예비 #2

(예비)Lab 2. 멀티플렉서, 플립플롭디지털 실험이명진 교수님금(09:00 ~ 13:00)[과 MT 참석자]2007122043 김병주Due date - 2012.03.23 ... . (금)4. 실험 4의 (a), (b)회로에 대해 예상되는 값을 표에 진리표를 작성하고, 직렬로 연결한 NOT 게이트의 역할을 설명하시오. Race Condition에 대해 설명하시오 ... .SR(a)(b)QQ+QQ+*************1111000101111001111- NOT 게이트의 역할NOT게이트는 inverter로써 디지털 입력값의 반대를 출력하는 게이트

리포트 | 3페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

다운로드 장바구니
#9 디지털실험 결과

)Lab 9.디지털 실험이명진 교수님금(09:00 ~ 13:00)2007122043 김병주Due date - 2012.05.04. (금) ... MHz▶ 실험 동작Clock이 한번 움직였을 때, SW에 입력된 값이 register로 들어가고, 덧셈기를 만나 다음 레지스터에서 값이 출력되기를 기다린다. clock이 한번 더 ... 되도록 사용하였다가, 결과가 원하지 않은 값이 나와서 당황스러웠다. 알고보니 16진수로 표기되는것이라, 제대로 실험에 응할 수 있었다.Part3.▶ 코드분석▶ Compile 분석Total

리포트 | 3페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

다운로드 장바구니
#10 디지털실험 예비

(예비)Lab 10디지털 실험이명진 교수님금(09:00 ~ 13:00)2007122043 김병주Due date - 2012.05.11. (금)part2.1. 설계규격SW0, SW ... 으로 이동하게 만드는 실험이다. 왼쪽에서 사라진 글자는 오른쪽에서 다시 나오게 만들었다.상태를 나타내는 H0~H8까지가 각각 y_Q(현재 상태), Y_D(차기상태)로 H0(0000 ... 의 글자가 오른쪽에서 왼쪽으로 이동하게 만드는 실험이다. 왼쪽에서 사라진 글자는 오른쪽에서 다시 나오게 만들었다.HELLO의 글자가 오른쪽에서 왼쪽으로 하나씩 쉬프트 되면서 이동

리포트 | 4페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

다운로드 장바구니
#6 디지털실험 결과

(결과)Lab 6.디지털 실험이명진 교수님금(09:00 ~ 13:00)2007122043 김병주Due date - 2012.04.20. (금)Part 1▶ 코드분석assign ... 가 되어야 한다.▶ 실험 동작Clk를 ‘1’로 올렸을 때 S-R래치에 대한 값이 입력되고 ‘0’일때는 입력이 되지 않았다.▶ Discussion입력신호와 출력신호가 많지 않아서 출력 ... .309nsth (Hold time) – -4.042 ns▶ 실험 동작Clk가 ‘1’일 때, D값이 그대로 출력으로 들어가고, ‘0’일때는 D값이 변해도 그대로다

리포트 | 4페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

다운로드 장바구니

이전10개 22 23 24 25 262728 29 30 31 다음10개

파워링크

신청하기