"회로구현"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 전자회로 전전설3 인형뽑기 퀸맥클러스키 atmega128 프로젝트 텀프로젝트 회로 아날로그 광운대 기전실

판매자 표지는 다운로드시 포함되지 않습니다.

"회로구현" 검색결과 5,281-5,300 / 9,666건

Common Emitter BJT Amplifier 설계

기로 설계한다. ex)스피커 앰프용? 원하는 증폭기 이득을 얻으면서 최소한의 전력소모가 가능하도록 조절할 수 있는 factor 를 갖는 최적의 회로구현(효율성)v? 온도변화에 따른 ... 효율을 고려하며 class-A의 증폭기를 설계한다. 일반적으로 사용되는 부품이기 때문에 가장 적은 비용으로 만들 수 있는 정확하고 경제적인 회로를 구현, 또한 원하는 증폭기 이득 ... = 1.0201∴ R8 = 814.841Ω여기서 R8을 조절하여 전류 값을 조절하여 쓸데없는 소비전력을 줄일 수 있다. 현재는 최대진폭 증폭 가능한 회로를 구현하기 위해 최대

리포트 | 10페이지 | 2,000원 | 등록일 2011.01.11

다운로드 장바구니
[두꺼비]두꺼비와 두꺼비 생태공원

를 관찰할 수 있는 생태수족관도 마련되어 있으며, 생태공원 4곳에 설치된 폐쇄회로텔레비전(CCTV)을 통하여 두꺼비가 알을 낳는 모습 등을 영상으로 볼 수도 있다.지상 1층은 다양 ... 로도 활용된다. 이밖에 옥상은 흙으로 덮고 잔디를 심어 옥상녹화를 하였고, 10㎾ 규모의 태양광 발전을 도입하여 환경친화적 생태관을 구현하였다.4. 두꺼비형태 : 개체에 따라 몸빛

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.09

다운로드 장바구니
[예비]4장. Op Amp특성측정방법 및 integrator 설계

1. 목적 : OP Amp의 offset 전압을 측정하는 회로, Op-Amp를 이용한 임피던스 정합기, 적분기를 설계, 구현, 측정, 평가한다.2. 실습준비물 ... 상으로는 그림 4.8과 같이 회로를 결선하고를 이용하면 DC offset voltage를 구할 수도 있을것 같은데 실제로는 이런 방법을 사용할 수 없다. 그 이유가 무엇인지 설명하라.Open ... loop gain A의 경우 이상적인 회로에서는 무한대이고 실제 회로에서도 매우 큰값을 갖게 된다. 반면는 25mV로 매우 작은 값을 가지게 되는데 그러면 이때는 이상적인 회로

리포트 | 7페이지 | 1,000원 | 등록일 2011.04.02

다운로드 장바구니
VHDL을 이용한 다양한 플립플롭 및 카운터설계, 실습

~13 출력 12진 Synchronous Counter를 QuartusⅡ로 구현하고 시뮬레이션을 해보고 각 특징을 확인하고 검증해본다.3. 이론(1) Flip-Flop(=F.F.)플립 ... 플롭(Flip-Flop)은 동기식 쌍안정소자로서 쌍안정 멀티바이브레이터 (bistable multi vibrator) 라고도 한다. 트리거 회로라 불리는 회로의 일종이며, 두 개 ... 의 동작은 이전의 F.F.들과 같은방식으로 동작한다.(2) Counter카운터는 수를 세는(Count) 회로이다. 카운터에는 비동기(asynchronous)카운터와 동기(s

리포트 | 22페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
판매자 표지

임상의공학 실험 예비 레포트 Low pass, High pass filter ( Butterworth )

] FilterFilter는 특정 대역의 주파수 성분만을 골라내기 위한 회로 또는 구조물로서, 회로적으로는 L과 C의 조합으로 구성이 가능하며, 분류기준에 따라 다양한 종류의필터가 존재 ... 한다.- 대역분류에 따라 : LPF, HPF, BPF, BSP(notch)- 통과대역 파형에 따라 : Butterworth, Chebyshev, Bessel- 구현방법에 따라 : LC ... 많이 사용되는 필터 구조. 전원단에서 저주파 리플을 제거, 고주파 spurious 제거, 고조파 억제와 각종 검파등에 사용된다.[저역통과필터 (a) RC회로 (b) 주파수 특성

리포트 | 3페이지 | 1,000원 | 등록일 2010.10.19

다운로드 장바구니
5장예비레포트

CH5. Oscillator 와 ActiveFilter 설계 예비레포트1. 목 적Op-Amp 의 Positive feedback 회로를 설계하고 구현한다.2. 실습준비물 ... , 3㏀ 1EA, 10㏀ 2EA가변저항 : 5㏀ 1EA, 10㏀ 2EACapacitor : 0.47㎌ 1EA, 4.7㎌ 1EA3. 설계실습 계획서(1) 그림 5.5의 회로

리포트 | 8페이지 | 1,000원 | 등록일 2011.03.13

다운로드 장바구니
[디지털 결과]디코더 와 인코더

*************00021101101311110014011001151011011600111117111000081111111911100115. 결 론이번 실험은 AND 게이트를 이용하여 디코더 회로를 구현 ... 해보고 OR 게이트를 이용하여 인코더 회로를구현하는 실험을 하였다. 디코더 실험을 통해 A, B를 이용한 BCD 코드를 4개의 부호가 없는 출력 값을 출력되는 것을 살펴볼 수 있 ... (decoder) 회로ABDDDD004.6030.1600.1590.154010.1624.6910.1600.154100.1620.1604.6430.155110.1630.1610.1604.684

리포트 | 4페이지 | 2,000원 | 등록일 2010.11.12

다운로드 장바구니
함수발생기 결과PPT

를 통한 시뮬레이션 구동 2 주 차 부품 구입 및 브레드 보드를 통한 가상 회로 구현 3 주 차 회로 제작 및 오류 수정 4 주 차 외관 작업 및 마무리 과정Function ... OP-AMP 응용설계 전기전자회로실험 Function generatorContents 설계목적 Data Sheet 회로도 분석 및 파형 (Simulation 과 비교 ) 고찰 및 ... generator Oscillator 란 인가된 입력 전압이 없이도 회로도 스스로 출력전압을 발생시키는 회로도를 말한다 . Positive feedback 을 사용하여 +Sat 에서부터 –Sat

리포트 | 21페이지 | 2,000원 | 등록일 2011.03.19

다운로드 장바구니
금호아시아나 자소서

을 제작하여 설계 1등을 하기도 하셨습니다. 전 이 과정을 통해 필요한 칩과 소자의 데이터시트를 이용, 회로를 구현하는 방법, 임베디드 시스템 소프트웨어의 구현 방법 등을 몸소 ... 해가며 창의적이고 실용적인 프로젝트를 진행해 왔습니다. 특히, 이론적으로 배운 회로이론, 디지털 제어공학의 지식을 캡스톤 설계에 적용하여 자동 조도 센싱 블라인드라는 임베디드 시스템 ... 의 조도에 따라 커튼을 제어하는 시스템입니다. 2달 동안 3권의 서적을 참고하여 회로설계, MCU의 시스템 프로그래밍을 완성할 수 있었습니다 하지만 설계한 회로의 MCU 칩

자기소개서 | 2페이지 | 3,000원 | 등록일 2011.04.04

다운로드 장바구니
RFID filter design basic Report

의 성분을 가지는 마이크로스트립, 스터브와 같은 분포정수소자를 사용하여 주파수 통과, 차단효과를 갖는 필터를 구현한다.필터회로는 수동형과 능동형으로 구분할 수 있다. 수동형 필터회로 ... 또는 마이크로파 시스템의 주파수 응답을 제어하는데 사용되는 2-포트 회로망을 의미한다.우리가 다루는 신호는 수신, 전달, 증폭의 과정을 거치며 원하는 신호의 주파수와 불필요한 인접 ... 신호 대역폭 제한을 위해 주로 사용한다.2. 필터의 기본원리기본적으로 필터는 R, L, C 와 같은 집중소자를 조합하여 구현하게 된다. L의 인덕턴스 (inductance)는 저

리포트 | 19페이지 | 1,000원 | 등록일 2011.06.19

다운로드 장바구니
[토끼] VHDL로 구현한 [시계와 스톱워치가 내장된 자동차 연료 잔류량 표시기] 텀프로젝트

시간으로 표시해주는 연료 잔류량 표시기를 구현해보도록 하고 운전 중에 참고 하면서 올바른 운전습관을 갖도록 유도한다. 참고로 남는 세그먼트에는 시계를 같이 구현하도록 한다.2. 역 ... 회로를 만든다.process(input_clk, RST)beginif RST = '0' thentmp_clk '0');elsif input_clk = '1' and input_c

리포트 | 43페이지 | 5,000원 | 등록일 2013.01.17 | 수정일 2020.07.10

다운로드 장바구니
Frequency Response of MOS Common Source Amplifier 예비보고서

하는 것이 가능하다는 것을 볼 수 있다.3. PSpice 시뮬레이션. 일 경우(초기회로의 구현)※ 고찰 : 실험순서 3이 주파수를 변화시켜 가면서 gain이 3dB 떨어지는 주파수 ... 0. 실험목적. MOS 공통소스 증폭기 회로의 고주파 응답을 확인한다.1. 실험 부품 및 사용기기. 0-15직류 전원공급장치가. 브레드 보드나. 신호발생기다. 오실로스코프라 ... 한다.가. 그림(a) CS증폭기의 경우 결합 캐패시터그리고 우회 캐패시터때는 원하는 주파수에서 완벽한 단락 회로들로 동작하는 것으로 가정하였다. 또한 MOSFET의 내부 커패시턴스들도 무시

리포트 | 5페이지 | 1,000원 | 등록일 2011.05.09

다운로드 장바구니
판매자 표지

RAM(Random Access Memory) - DRAM, SRAM, FeRAM(FRAM), MRAM, PRAM

세대에서 채용하도록 유도하는 것이 중요한데 이를 위해 전원 강압 회로의 채용이 필요하다. 또한 Interface의 표준화, Latch-up 방지 회로 기술도 중요하다. 만일 ... Subthreshold 전류 문제가 해결된다면 “Battery 1개의 전압 Level"이 단일 표준으로 될 가능성도 있다.동작 전압을 낮추면 전력 소모는 감소하지만 회로 동작 속도가 감소 ... Current Path가 형성되 CMOS 회로의 저전력 특성을 기대할 수 없는데 이를 해결하고자 다음 그림과 같이 Dynamic VT Logic과 Multi VT Logic이 이용

리포트 | 64페이지 | 5,000원 | 등록일 2012.12.22

다운로드 장바구니
연산증폭기 기초실험 예비 레포트

하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하는 전원 ... 연산증폭기 기초실험 예비 레포트1. 실험목적1) 부궤환을 연산증폭기 기초 회로인 비반전 증폭기, 반전 증폭기 그리고 전압 플로어의 동작원리 및 개념을 이해하고 실제 실험을 통해 ... 한다. 여기서 접지한 회로가 단락되었음을 가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수없다. 즉 그림1 에서증폭기를 들여 다 본 입력저항은 무한대이

리포트 | 4페이지 | 1,000원 | 등록일 2011.12.19

다운로드 장바구니
[기초회로실험]실험11.기본게이트와 카운터(사전보고서)

의 목적은 AND, OR, NOT, XOR, JKFF를 이용하여 카운터 회로를 직접 구현함으로써, AND, OR, NOT, XOR, JKFF의 특성을 확인해보는 실험이다. 게이트의 회로를 계속해서 달리하면서, 카운터를 설계해 보는 실험이다. ... - Exclusive-OR(EOR) 게이트 : 같은 값이 입력되면 0 이 출력되고, 다른 값이 입력되 면 1 을 출력하는 회로표11. EOR 게이트A BX0 00 11 01 10110 ... - Exclusive-NOR(ENOR) 게이트 : 같은 값이 입력되면 1 이 출력되고, 다른 값이 입 력되면 0 을 출력하는 회로표12. ENOR 게이트A BX0 00 11 01

리포트 | 8페이지 | 1,000원 | 등록일 2011.11.18

다운로드 장바구니
AM 진폭변조기 설계-아날로그 통신

Design 목표성취를 위한 하드웨어 / 소프트웨어 제작 11/28 Optimize 자체 평가 12/1 Verify 데이터 정리 및 보고서 완성 12/2* 자료 확보 * 회로구현 ... *Simulation *Simulation AM 변복조기 구현 Matlab 제작 Pspice 제작 최윤범 한수경 7. 역할 분담 *PPT 제작 * 회로 구현 확인8. 참고문헌 ... 디지털통신 프로젝트 AM 변복조기목차 AM 변복조기 이론 회로도 매트랩 Simulation PSPICE Simulation 결과 추진일정 역할분담 참고문헌3 진폭 변조의 원리

리포트 | 24페이지 | 1,000원 | 등록일 2010.06.05

다운로드 장바구니
디지털 공학 실험[순차회로(검출기)설계]

설계과목과 목 명디지털공학실험분 반담당교수담당조교설계수행자소 속전자 공학부학 번성 명연 락 처설계과제제목순차회로(검출기)의 설계주 별 설계진행일정설계 1주차: 설계과제 이해 및 ... 과제 제안서 작성설계 2주차: 순차회로의 이론 및 특징 조사설계3주차: 설계 과제에 대한 이론적 출력 확인 및 상태도 상패그래프 천이표 작성설계4주차: MAX PLUS II ... 의 Toll과 문법을 사용 하여 순차회로를 설계공 학 이 론순차회로의 상태 그래프, 상태도, 천이표, 밀리 머신의 특징VHDL에 사용되는 Toll, MAX PLUS II의 문법과 사용법

리포트 | 8페이지 | 1,000원 | 등록일 2011.06.07

다운로드 장바구니
[디지털시스템실험(Verilog)] TTL 기본 실습 결과보고서

개, 7432 칩 1개, 7486 칩 1개로아래의 논리회로도와 같은 1-bit full adder를 구현하였다.그러나 실제 실험 결과를 측정하는 과정에서 회로는 Input A(아래 ... ① Oscilloscope 사용 방법을 익힌다.② IC type의 논리회로 소자인 TTL을 이용하는 방법을 익힌다.③ half adder와 full adder의 원리를 이해하고, 1-bit ... 의 논리회로도에서는 Input X)와 Input B(아래에서는 Y), InputCin을 받아들이지 못하였고, 따라서 진리표에 따른 각 Input값에대한 Output을 측정할 수 없

리포트 | 3페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
금형설계 제품 최종 설계보고서

을 참조한다.이후 일정은 위 설계안을 토대로 사출에 필요한 금형을 설계하는 과정이다. 초기설계 및 냉각회로 등을 설계하고 최종 금형설계까지 진행한다.2. 최종 제품 설계안① 최종 ... 는 Matlab을 통해 구현하였다.사출 시간 (s)최대 압력(MPa)0.65.770450.85.645891.05.467111.25.320071.45.199541.65.126521

리포트 | 9페이지 | 2,000원 | 등록일 2015.06.13

다운로드 장바구니
먹스 결과레포트

기술하시오.먹스라고도 한다. 복수회로에서 입력되는 신호 중 어느 하나의 입력신호를 선택하여 출력회로에 실어 주는 기능을 수행하는 데이터 선택 논리회로이며, 또한 이를 채용한 통신 ... .2kbps에서부터 56kbps급까지 지원, 데이터를 전송할 수 있게 해주는 STDM 먹스가 많이 이용되었으나, 음성과 데이터를 함께 구현하지 못하는 단점 때문에 최근에는 고속전송 ... 하는 조합 논리 회로. 여러 개의 출력 중에서 하나를 선택하여 입력을 연결시키므로 분배기라고도 한다. 1/n 디멀티플렉서는 하나의 입력과 2n개의 출력을 가지며, 2n개의 출력선 중

리포트 | 4페이지 | 1,000원 | 등록일 2011.04.25

다운로드 장바구니

이전10개 260 261 262 263 264265266 267 268 269 다음10개

파워링크

신청하기