"회로구현"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 전자회로 전전설3 인형뽑기 퀸맥클러스키 atmega128 프로젝트 텀프로젝트 회로 아날로그 광운대 기전실

판매자 표지는 다운로드시 포함되지 않습니다.

"회로구현" 검색결과 5,021-5,040 / 9,667건

vhdl 디지털 탁상 시계 설계

-Segment, VHDL Kit, LED, etc.● 구현방법 : VHDL - softwareWire wrapping - hardwareOrcad - 회로설계발표자료기대효과 ... 구현한다.다. 7-segment 표시에 관련해 디코더 직접회로가 필요할 수도 있다.라. VHDL 언어로 구현●Block Diagram●기능별 연관도발표자료(블록설계도각 기능 설명서 ... 2010학년도과목교수이름학번설계작업서성결대학교 정보통신공학부모둠설계제안서(계획서)-목표순서항목평가설계의 목표● 설계목표 : VHDL 디지털 탁상 시계 구현.● 동작설명 : 현재

리포트 | 34페이지 | 3,000원 | 등록일 2010.12.30

다운로드 장바구니
실험5 예비보고서

로(Combination circuit)에 대하여 공부하였다. 이번 실험에서는 플립플롭과 게이트를 서로 연결한 순차회로(Sequential circuit)에 대해 필요한 기본적인 소자 ... 하였다. 그리고 Latch를 기반으로 Flip-Flop으로의 변형되는 부분과 이에 따른 각 종류의 Flip-Flop를 구현한 기능(사용용도)를 조사하였고 실험소자로 쓰이는 74HC76 ... (preset과 clear 기능을 가지는 Flip-Flop)에 대하여 조금 첨부하였다.⑴ Sequential Circuit디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회

리포트 | 8페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
[기초전자전기] 액티브필터 보고서

통과 여파기의 동작 원리를 이해하고 설계방법을 실습한다.가장 간단한 2차 저역통과 여파기는 VCVS(Voltage Controlled Voltage Source) 회로인데, 그 ... 회로는 아래 그림과 같다. 이 회로에 대한 차단 주파수는 다음과 같다.이 여파기의 설계시 고려해야 할 사항은 두 개의 저항과 두 개의 콘덴서에 대한 값의 결정이다. 가장 쉬운 방법 ... 의 이득은 2차 버터워즈(Butter Worth) 응답인 경우, 1.586(4dB)으로 고정되고 이것은 이 회로에 적용되는 유일한 이득이다. 차단주파수는 여파기응답이 통과대역 응답

리포트 | 8페이지 | 2,000원 | 등록일 2011.06.06

다운로드 장바구니
중간보고서

( Psim )설계목적○ 한 학기 동안 배웠던 전자회로 기초이론을 이용하여 Boost Converter를구현해 본다.○ Boost Converter를 직접 설계해봄으로써 증폭기의 동작원리 ... ( 소자값 결정 )6월 20일Psim활용법 학습 및 시뮬레이션6월 22일중간점검 빛 중간보고서 작성6월 23일2차 회의 및 시뮬레이션 확인절차 및 소자수령6월 24일회로 구현 및 ... 중간보고서전자회로2학 과 :전자공학과담당교수 :교수님조조 원 :200500000 홍길동순 서? 설계 목적? 관련이론? 소요부품? 설계일정? 역할분담? Simultion

리포트 | 11페이지 | 2,000원 | 등록일 2011.07.15

다운로드 장바구니
디지털시계 ppt

회로를 구현할 수 있는 판디지털시계의 작동 원리 펄스 시 , 분 , 초 설계 ( 총 6 개 세그먼트 ) 0 ~ 9 까지의 수를 표현 5V 클럭을 받아 1 씩 세기 시작 . Z 값 ... 디지털 시계개요 프로젝트개요 회로도 부품 / 준비물 디지털시계제작 고찰프로젝트 개요 디지털시계를 제작함으로서 회로구성의 용이성 , 범용성 등의 장점을 직접 체험할 수 있으며 지금 ... 진 디코더 10 진 디코더 2 진 디코더 2 진 카운터 회로도디 지털시계 제작 1. 진리표 작성 2. 각 출력값에 따른 카르노맵 작성 3. 부울식 도출 가능한 크게 묶어주어 부울

리포트 | 19페이지 | 1,500원 | 등록일 2012.12.10

다운로드 장바구니
C언어를 이용한 AM 변조 및 복조(envelope detection 이용) 서강대 통신공학개론 과제

Demodulation)AM 신호의 demodulation은 위의 회로로 구성된 envelope detector로 할 수 있다. 이 회로는 diode와 RC filter로 구성되어있 ... 다. 따라서 envelope detector를 이용한 복조는 회로를 구성하기 쉬우며, 비용이 저렴하다는 장점이 있다.Input signal의 positive half-cycle 동안 ... 할 수 없다는 사실을 알 수 있다.6. 결론C code를 이용하여 amplitude modulation과 envelope detection을 수행하였다. 각각을 함수로 구현하였고, 함다.

리포트 | 14페이지 | 2,500원 | 등록일 2014.06.25

다운로드 장바구니
가산기(Adder)

에 구현한 결과도 시뮬레이션 결과가 이상 없었기 때문에 원하는 결과 값을 얻을 수 있었다.그리고 보드에 소켓을 이용하여 실제회로를 구성하고 그 위에 IC칩을 끼워 넣어 실험을 하 ... 서플라이를 이용하여 5V를 걸어주고 0의 값은 전압을 걸지 않음으로써 디지털 신호를 입력하였다.Quartus 와 pspice시뮬레이션 결과, FPGA보드 구현, 회로의 구성 후 ... 었다. FPGA보드에 구현한 결과도 시뮬레이션 결과가 이상 없었기 때문에 원하는 결과 값을 얻을 수 있었다.그리고 보드에 소켓을 이용하여 실제회로를 구성하고 그 위에 IC칩을 끼워 넣

리포트 | 32페이지 | 3,000원 | 등록일 2010.10.16

다운로드 장바구니
2단증폭기에 대한 고주파 저주파 해석 및 설계

여 100배이상의 전압이득을 갖는 회로를 구상한다.기간내용11월 4주회로 설계12월 1주PSpice 회로구현 및 파형 측정실제 회로구현 및 파형 측정12월 2주결과보고서 작성 및 ... 토의3. 설계 계획서4. 계산과정5. PSpice 회로도 및 파형(1) Vs = 10uV① 회로도② 입력파형 (Vs = 10uV)③ 출력파형 (Vout = 22mV)(2) Vs ... = 176mV① 회로도② 파형(Vs = 176mV, Vout = 5V)6. 실제실험 회로 및 파형-실험장비 및 재료? DC power supply (+15V)? 오실로스코프, 디지털

리포트 | 7페이지 | 1,500원 | 등록일 2010.12.29

다운로드 장바구니
[결과보고서] 다이오드 클리퍼 및 클램퍼 실험 제너 다이오드 특성 및 전압조절기 실험

었다는 표현을 즐겨쓴다. 위의 회로들은 한 두가지 방법으로 구현되는 것이 아니고 (제너)다이오드 등과 커패시터, 저항 등을 조정하는것을 기본으로 하지만 모든 아날로그 또는 디지털 소자 ... 을 그린다. 다이오드 방향을 바꾸어 결선하여 반복한다. 입력 신호가 구현파인 클램퍼 회로를 구성한다. 앞에서와 같이 실험을 반복한다.실험결과 및 검토입력 파형 출력 파형그래프 3-1 ... 다이오드 클리퍼 및 클램퍼 실험실험 목적다이오드 클리퍼 및 클램퍼 회로의 입력파형과 출력파형의 관계를 관찰하여 그 기능을 실험적으로 확인한다.관련 이론어떤 회로의 입력신호가 0V

리포트 | 8페이지 | 2,000원 | 등록일 2011.11.10

다운로드 장바구니
스피커의 종류 및 제품

를 설치하여 폴피스와 함께 자기회로를 구성한다. 폴피스와 프론트 플레이트의 사이에 간격을 만들어 갭 (gap)이 형성되는데 이곳에 보빈에 감은 보이스코일을 설치하고 이를 지지하기 위하 ... . 골전도 스피커의 원리골전도 스피커의 프레임은 골전도 스피커의 구조를 형성해 주는 뼈대이다. Yoke는 자계회로를 형성하는 역할을 하며 Metal이다. Permanent ... 을 구동 (drive)하여 음을 발산하는 메커니즘으로 구현되는 종래의 스피커 방식으로는 스피커 공간축소 관련 문제를 쉽게 해결할 수가 없다.최근에는 소형 휴대용 기기의 증가로 인하

리포트 | 6페이지 | 1,500원 | 등록일 2015.03.16 | 수정일 2015.08.17

다운로드 장바구니
실험1 결과보고서 Basic Gates

De Morgan's theorem통해 AND-NOT를 NOT-OR의 logic으로 구현함으로써 회로의 구성에 따라 적절하게 선택하여 사용할 수 있다.① 그림 3 (b ... *************00110010000101001101011111《회로 연결》《TRUTH TABLE》《결과1 입력 5V, 5V, 5V 출력 L1 4.45V》《결과1 입력 5V, 5V, 5V 출력 L2 4.45V》《결과2 입력 5V, 0 ... 20000000101010110111110011101111101111111《회로 연결》《TRUTH TABLE》《결과1 입력 5V, 5V, 0V 출력 L1 5.01V》《결과1 입력 5V, 5V, 0V 출력 L2 4.46V》《결과2

리포트 | 10페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
실험 10. BJT의 이미터 바이어스 및 콜렉터 궤환 바이어스

를 보면 계산치와 실제 회로를 구현해서 얻은 측정치의 결과가 거의 비슷하다는 것을 볼 수 있다. 이 실험을 통해 이론적으로 각각의 지점에서의 전압과 전류를 계산하여 보고 이를 실험 ... 실험 10. BJT의 이미터 바이어스 및 콜렉터 궤환 바이어스1. 실험 목적이미터 바이어스와 콜렉터 궤환 바이어스회로의 직류 동작점을 결정한다.2. 실험 이론1)이미터 바이어 ... 스 회로이미터 바이어스회로는 단일 혹은 2중 전원 공급기를 사용하여 구성될 수 있다. 두 회로는 실험 9의 고정 바이어스 보다 증가된 안정도를 제공한다. 특히 이미터 저항의 배

리포트 | 4페이지 | 1,000원 | 등록일 2012.01.04

다운로드 장바구니
[Flowrian] 디지털 시계 회로의 Verilog 설계 및 시뮬레이션 검증

관련 동작을 구현하는 모듈- stopwatch : 스톱워치 관련 동작을 구현하는 모듈- digiwatch : 디지털 시계의 최상위 모듈Verilog 언어를 이용하여 디지털 응용 회로의 고급 설계를 배우려는 분에게 도움이 된다. ... - timecontrol : 현재 시간 제어용 유한상태머신 - stwcontrol : 스톱워치 제어용 유한상태머신 - alarm : 알람 관련 동작을 구현하는 모듈- timerun : 현재 시간

리포트 | 74페이지 | 4,000원 | 등록일 2011.09.17

다운로드 장바구니
[결과]설계실습 4. Thevenin 등가회로 설계

에 걸리는 전압과 흐르는 전류를 구할 때 KVL과 KCL을 이용하게 되면 복잡해진다. 복잡한 회로에서 KVL과 KCL을 이용하는 대신 이와 같은 효과를 내는 등가회로를 구현해 내는 것 ... 요약 : Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값을 비교하는 실험이다. 실험은 이론값과 1%이내의 오차로 잘 맞아 떨어졌으며 Thevenin 등 ... 가회로가 회로 분석시 상당히 유용한 도구임을 재차 확인하게 되었다.1. 서론전원을 포함한 선형소자들이 직병렬로 매우 복잡하게 연결된 회로망이 있고, 이 회로망의 출력단자에 부하를 연결

리포트 | 3페이지 | 1,000원 | 등록일 2011.08.30

다운로드 장바구니
[결과]설계실습4. OP Amp 특성측정방법 및 Integrator 설계

을 가졌기에 이러한 결과가 나온 것으로 보인다.(6) 예비보고서 (3)번에서 설계한 적분기를 bread board상에 회로로 구현하고 peak to peak amplitude가 4V 인 ... 2. 설계실습 내용 및 분석(1) 계획서 (2)의 회로를 결선하여로 하고 출력전압을 측정, 기록하고 그 값으로부터 사용하는 Op-Amp의 OFFSET VOLTAGE 값을 계산하라 ... .Offset voltage를 측정하기 위해 non-inverting 회로에서 Source를 제거하였으며 Gain을 각각 100과 1000을 얻기위해은 1㏀을 사용하였고는 각각

리포트 | 6페이지 | 1,000원 | 등록일 2011.08.12

다운로드 장바구니
[Flowrian] 8 Bit Adder 구조의 Verilog 설계 및 시뮬레이션 검증

에 8비트의 덧셈 합과 캐리를 출력한다.본 설계에서는 8개의 전가산기를 Ripple Carry 방식으로 논리회로도를 설계한다. Ripple Carry 방식의 덧셈기는 비트수 만큼 ... 의 전가산기만을 사용하기 때문에 적은 면적으로 덧셈기를 구현할 수 있지만 딜레이는 LSB의 캐리 입력에서 MSB의 캐리 출력까지 최장 경로가 이루어지므로 덧셈 속도가 느린 단점이 있 ... 다.8비트 가산기는 Verilog 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다.

리포트 | 16페이지 | 2,500원 | 등록일 2011.09.04

다운로드 장바구니
미분기 적분기 예비보고서

1. 실험목적제출일 : 2011. 5. 9신호를 분석하는데 있어 미분과 적분은 매우 유용한 분석 기법중 하나이다. 본 실험은 회로를 구성하고 구현할 때 어떻게 미분기와 적분기 ... uF )3. 기본이론1) 미분기두 가지 중요한 RC연상증폭기는 미분기와 적분기이다. 이들 회로는 저항 R1과 R2를 각각 커패시터로 대체한 반전 연산증폭 회로로부터 얻어진다. 예 ... 를 들어 의 회로를 고려해보면 회로방정식은 아래와 같이 주어진다.그런데 v_=0, i_=0이므로이 된다. 띠라서 연산증폭 회로의 출력은 입력의 미분에 비례한다. 이 회로의 구성

리포트 | 4페이지 | 1,000원 | 등록일 2012.01.20

다운로드 장바구니
실험7. Op-Amp 특성 측정 예비보고서

증폭기를 사용하여사직연산이 가능한 회로구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현 할 수 있다. 연산증폭기가필요 ... 를 갖는다. 연산증폭기는 두 입력단자전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기(2개의 입력단자에 가해진2개의 신호차를 증폭하여 출력으로 하는 회로)로 되어있다. 연산 ... OP-AMP에 있어서는 "0"가 되지않는다.? OP-AMP의 입력 부분을 구성하고 있는 T.R Pair의 차동증폭회로에서 두 개의 T.R 특성의 언밸런스에 의하여 발생한다. (순도

리포트 | 5페이지 | 2,000원 | 등록일 2012.06.23 | 수정일 2017.05.13

다운로드 장바구니
컴퓨터와 운영체제의 발달

, OCRhi인공지능패턴 인식의사 결정 시스템19915세대 컴퓨터인간의 두뇌를 닮은 시스템 구현이 목표H/W 간의 융·복합 현상광범위한 이용과 적용 형태소형화 ? 휴대용 H/W의 발달 ... 의 발달은 회로소자의 발달과 또한 맞물려있다. H/W는 발달은 부피의 감소, 연산 정확도 증가, 처리속도 향상 등의 특징을 보인다.고대부터 17세기까지 계산기로서 발명되어 왔던 H/W ... 는 1946년 전자회로를 이용한 최초의 H/W ENIAC이 발명되면서부터 ‘컴퓨터’로 불리게 되었다. 이후 회로소자가 발달할 때 마다 H/W의 발달도 혁신을 이루었기 때문에 사용

리포트 | 5페이지 | 1,500원 | 등록일 2014.04.14

다운로드 장바구니
정보과 수업지도안 세안

다.영 역내 용정보 기기의구성과 동작논리 연산과 논리 회로논리 연산의 기본이 되는 불 대수와 다양한 법칙의 이해를 통해 정보 기기의 기본 구성 요소인 논리 회로와의 관계를 이해 ... 으로, 문제를 분석하여 입출력 자료를 구성하고 필요한 변수를 선언하여 제어문을 이용해 프로그램으로 구현하는 내용으로 구성된다.‘제어문의 활용’에서는 반복과 조건의 개념을 이해하도록 하 ... 고, 반복문과 조건문의 필요성을 인지하도록 한다. 반복문과 조건문을 이용한 간단한 프로그램을 구현해 보기 위한 내용으로, 둘 이상의 선택을 포함하는 조건문과 유한 반복문을 사용

리포트 | 27페이지 | 3,000원 | 등록일 2013.06.02

다운로드 장바구니

이전10개 247 248 249 250 251252253 254 255 256 다음10개

파워링크

신청하기