"and게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 1주차 논리게이트 and or not clk de2보드 fpga and or 실험 디지털논리설계 전전설3 nand게이트 and게이트

판매자 표지는 다운로드시 포함되지 않습니다.

"and게이트" 검색결과 461-480 / 5,140건

[서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+

Pre-reportDesign with TTL Gates날짜 :학번 :이름 :1. Introduction가. 실험의 목적TTL의 특성을 이해하고 그를 활용하여 OR 게이트 논리 ... 회로, XOR 게이트 논리 회로, 반가산기 회로, 전가산기 회로를 설계 및 실험한다.나. 실험 이론(1) CMOS- CMOS(Complementary Metal Oxide ... 입력전압 범위와 격차가 크기 때문에 잡 음 여유도가 높다.- CMOS 소자의 또다른 특징은 게이트 입력단이 절연되어 있기 때문에 정전기에 의하여 파괴되기 쉽다는 것이다. 대부분

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_5주차 예비보고서_A+

와 B의 값이 다를 때 1이다.반면에 Cout은 AND 게이트의 결과이므로 A와 B 모두 1일 때만 1이다.2.2 기본실험 (2)∑ = (A⊕B)⊕이므로 A, B, 중 1인 개수 ... 디지털 논리실험 및 설계 5주차 예비보고서실험 준비1.1 4.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하나의 OR 게이트로 이루어져 있 ... 한 뒤 확인했을 때 작동하지 않는다면 어디가 문제인지 발견하기 힘들기 때문에 결선 중간중간에 디버깅을 하는 것이다.실험 결과2.1 기본실험 (1)∑는 XOR 게이트의 결과이므로 A

리포트 | 5페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
울산대학교 전자실험예비2 다이오드 직렬 및 병렬연결

가 반대로 병렬 연결된 회로(4) 정(Positive)의 논리 AND 게이트V1=0V, V2=0VV1=0V, V2=5VV1=5V, V2=0VV1=5V, V2=5VVO619.328mV ... 640.601mV640.601mV5VIR4.381mA4.359mA4.359mA5.063nA표 2-6 AND 게이트 측정값그림 2-7 정의 논리 AND 게이트 회로

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
판매자 표지

전자공학응용실험 [실험 09] MOSFET 기본 특성 [실험 10] MOSFET 바이어스 회로 예비레포트 (pspice 및 이론, 예비보고사항모두 포함)

효과(field effect)를 이용하여 전류가 흐르는 소자이며, 전하를 공급하는 소오스 단자, 전하를 받아들이는 드레인 단자, 전류의 양을 조절하는 게이트 단자, 기판의 역할 ... 을 하는 바디 단자로 구성되어 있다. 게이트 전압을 바꾸면 드레인에서 소오스로 흐르는 전류가 바뀌면서 증폭기로 동작할 수 있다. 이 실험에서는 MOSFET의 기본적인 동작 원리 ... 가 소오스에서 드레인 영역으로 이동하기 위해서는 전자가 많은 n 영역이 필요하다. 이를 위해서 게이트에 충분히 큰 양의 전압을 인가하면 p형 기판의 일부가 n형으로 반전되고, 채널

Non-Ai HUMAN
| 리포트 | 30페이지 | 2,500원 | 등록일 2022.09.19 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

Verilog 언어를 이용한 Sequential Logic 설계_예비레포트

소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 ... 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다. 대부분의 FPGA는 프로그래밍 가능 논리 요소에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소를 포함하고 있 ... (set)는 출력 1을, R(reset)은 출력 0으로 되도록 한다는 의미이다. NOR 논리 게이트를 교차 되먹임 입력을 통해 만들어진다. 저장된 현재 상태출력은 Q로 표시한다. S

리포트 | 6페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니
판매자 표지

부산대 어드벤처디자인 실험9 A+ 결과보고서(4비트 가산기)

이유에서 리플 자리 올림수 가산기보다 빠르다. 첫 번째로, 리플 자리올림수 가산기는 많은 수의 논리 게이트가 요구되지만 자리 올림 예견법에서 각 비트는 일정한 수의 논리 게이트 ... 가 요구된다. 두 번째로, 많은 입력을 가진 논리 게이트는 느려지는 경향이 있다. 게다가 특정 기술의 한계치 이상으로 더 많은 입력을 지니는 논리 게이트는 비록 불가능하지 않더라도 비 ... 현실적이다. 실행이 불가능할 정도로 큰 논리 게이트는 여러 단계로 구분할 수 있지만, 그 결과 자리 올림수 예측 논리의 지연은 비트 수에 완전히 독립적이지 않다. 위의 회로는 가산기

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2022.04.09

다운로드 장바구니
게이티드커뮤니티 주거단지와 그 실태에 관한 연구 : 미국 및 일본의 저층 주거단지의 사례 (A Case Study on the Gated Community of Lower Level Housing Complexes in the United States and in Japan)

한국주택학회 최정민

논문 | 34페이지 | 무료 | 등록일 2025.04.15 | 수정일 2025.05.09

다운로드
디지털 논리회로 실험 4주차 Multiplexer 예비보고서

플렉스 심볼멀티플렉서는 AND 게이트들과 인버터들은 디코더의 회로와 비슷하며, 실제로 입력 선택선들을 해독한다. 일반적으로 n×2n 디코더에서 각 디코더의 AND 게이트에 1개 ... 의 입력을 추가하여 전체적으로 디코더에 2n개의 입력선을 덧붙이고, 또 모든 AND 게이트들의 출력들을 1개의 OR게이트 입력에 적용하면 n×2n 디코더는 2n×1 멀티플렉서가 된다 ... -4 Decoder 74139, 3-INPUT AND 게이트 7411의 datasheet를 확인하시오.: 3) 4-to-1 Multiplexer 74153의 EN에 대해 설명하시오

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,500원 | 등록일 2021.04.22 | 수정일 2022.04.17

다운로드 장바구니
전전설2 실험2 예비보고서

에더로 계산하고 출력값을 S를 통해 내보낸다.3. 실험의 내용1) 실험 준비물HBE-Combo-II-SE 키트Xilinx ISE Design Suite2) 실험 내용AND 게이트 ... 게 사용되고 있다.FPGA의 장단점- FPGA는 회로의 직접도가 매우 높아서 수백만 게이트를 포함한다.- FPGA는 PLD와 게이트 어레이의 장점을 결합한 것이다. 즉, 고정된 배열 ... 구조가 아닌 게이트 어레이의 융통성 있는 연결 구조를 가지고 또한 고속동작 및 집적도의 장점을 가지며, PLD의 개발 효율성을 제공하고 있다.- 일반적으로 주문형 반도체 (ASIC

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
자유낙하 물리 실험 레포트

도 g를 대입하면실험 장치1. 피켓펜스 : 5cm의 일정한 간격으로 어두운 띠가 인쇄되어 있어서 낙하거리와 시간을 측정하는 데에 사용된다.2. 포토게이트 & 스탠드 : 게이트 간격 ... 을 통과하는 빛의 강약으로부터물체가 지나가는 시간을 측정한다.3. 스테인리스봉과 A자 베이스 : 포토게이트 높이 조절과 봉 지지한다.4. 완충재 : 바닥으로 떨어지는 피켓펜스를 보호 ... 한다.5. Capstone 소프트웨어 : 각종 측정 결과를 나타내는데 사용한다.실험 방법1. 포토게이트를 A스탠드에 설치한 다음, 스탠드의 높이 조절 나사를 돌려서 바닥면과 평행

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.04.22

다운로드 장바구니
[A+, 에리카] 2022-1학기 논리설계및실험 Breadboard 및 기본 논리 게이트 실험 결과보고서

product(④ 표의 AND게이트)AB, A and B, A B ∩ 로 표현할 수 있다.입력이 둘 중 하나가 아닌 모두 1인 경우에만 출력이 1이고 다른 경우 출력이 0 이다

리포트 | 9페이지 | 2,500원 | 등록일 2023.02.28 | 수정일 2023.03.04

다운로드 장바구니
조합논리회로 (전가산기,반가산기)

논리회로 및 실습결과 레포트1. 제 목 : 조합논리회로(전/반가산기)2. 내 용 :1)Half Adder(반가산기)반가산기는 2개의 입력 값을 받아 XOR게이트와 AND게이트 ... 는 초기 입력값 2개의 XOR값과 3번째 입력값의 XOR연산 값이고, 출력 C는 처음에 나온 출력값 2개의 XOR 연산값과 3번째 입력값의 AND값 처음 두 입력값의 AND값의 OR값이다.

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

다운로드 장바구니
디집적, 디지털집적회로설계 실습과제 7주차 인하대

단락은 subcircuit을 작성한 부분이다. 기본 게이트를 먼저 작성했다. 우선 .subckt 구문으로 서브 서킷임을 선언하고 이름, 포트들을 선언해주었다. 가장 먼저 ... 도 마찬가지로 이전과제에서 이미 구현을 했고 트랜지스터 레벨 cmos 회로를 보고 작성했다. AND gate는 회로도 그대로 NAND의 출력을 out1로 받아 inverter의 입력 ... 으로 넣어서 AND의 출력 out을 받았다. 여기서 볼 수 있듯이 subckt를 불러올 때 이름, 포트들, 사용한 subckt 이름순으로 작성을 해준 것을 확인할 수 있다. AND

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
서로게이트(surrogate)

onvenient system to help people live more comfortable and easy.operation way for this machine is not ... difficult.People just lie on the comfotable bed sheet and wear some special equipment around their head ... .This equipment send signals to the designated equipment and the machine can act by the way people's

리포트 | 3페이지 | 2,000원 | 등록일 2023.05.22

다운로드 장바구니
판매자 표지

A+받은 드모르간의 법칙 예비보고서 PSPICE

게이트의 변환 과정을 이해한다.2. 실험 이론부울 함수의 법칙에는 AND, OR 등의 논리함수에 적용되는 대수적 규칙 이외에 De Morgan 이론에 의한 규칙이 있다. 이를 De ... AND 연산 결과와 동일하고, A와 B의 AND 연산의 역은 A의 역과 B의 역의 OR 연산 결과와 동일하다. 이 법칙을 적절히 활용하여 복잡한 논리회로를 간략화 하는데 이용할 수

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.12.28

다운로드 장바구니
디지털 논리실험 5주차 예비보고서

적으로 연결하는 방식에 대해 자세히 서술하 시오. 응용 실험(2)의 회로는 응용 실험(1)의 회로와 거의 비슷하다. 두 개의 전가산 기를 직렬 연결하는 방식으로 연결한다. 전가산기는 XOR, AND, OR 게이트를 이용하여 기본 실험 (2)와 같이 결선한다.

리포트 | 4페이지 | 2,000원 | 등록일 2023.04.11

다운로드 장바구니
서X대 일물실 1주차 리포트

: 201.3g추걸이 질량: 3.7g포토게이트 가림막 질량: 21.7g모션센서 타겟(수신기) 질량: 34.7g측정 거리: 50cm*모든 데이터는 소수점 둘째자리까지 표기함초시계를 이용 ... 평균시간(s)0.810.70.57평균속도(m/s)0.620.720.89질량 증가에 따른 시간변화 그래프질량 증가에 따른 속도변화 그래프포토게이트를 이용한 인터페이스 실험질량에 따른 ... 를 이용한 인터페이스 실험과 포토게이트를 이용한 인터페이스 실험의 장단점은 무엇인가?초시계장점: 스마트폰 또는 시계만 있으면 어디서든지 데이터를 측정할 수 있다.단점: 초시계를 측정

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2021.05.04

다운로드 장바구니
서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)

1 ~ 5 과제들을 Verilog HDL 언어로 코딩하고 synthesize - XST까지 실행하시오.3. 실험 내용[실습 1] Two-input AND 게이트의 설계를 bit ... AND 게이트 설계를 진행하시오.[실습 4] Two-input XOR 게이트를 아래의 세가지 방법으로 각각 설계하고, 시뮬레이션으로 확인 후 장비를 이용하여 동작을 시험하시오. (핀 ... 은 and게이트 실습과 같은 Button SW와 LED를 사용)- 비트 단위 연산자- gate primitive modeling- behavioral modeling[실습 5

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

CPU의 논리회로 구성에서 연산장치와 제어장치에 대해 설명하세요

한다. AND, OR, NOT 게이트와 같은 논리 게이트는 논리 연산을 구현하고 레지스터는 계산 과정 동안 일시적으로 데이터를 저장한다.ALU는 명령의 실행을 관리하고 CPU 내 ... 에서 ALU는 덧셈, 뺄셈, 곱셈, 나눗셈과 같은 기본 계산을 수행할 수 있다. 두 개의 이진수를 입력으로 받아 다양한 논리 게이트와 회로를 사용하여 처리하고 결과를 생성한다.산술 ... 연산 외에도 ALU는 논리 연산을 처리한다. 이러한 작업에는 AND, OR 및 NOT와 같은 이진 값 간의 논리적 비교가 포함된다. ALU는 이러한 논리 연산을 입력 번호의 해당

리포트 | 4페이지 | 6,000원 | 등록일 2023.08.31

다운로드 장바구니
판매자 표지

홍익대학교 디지털논리실험및설계 5주차 예비보고서 A+

1.1 4.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하 나의 OR 게이트로 이루어져 있다. [그림 2] 의 회로가 전가산기로 동작하는 원리 ... B) XOR C(in)이고 출력 캐리 (C(out)) = (A AND B) OR {(A XOR B) AND C(in)}이 됩니다. 따라서 [그림 2]의 회로는 전가산기로 동작

리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

다운로드 장바구니

이전10개 19 20 21 22 232425 26 27 28 다음10개

파워링크

신청하기