• AI글쓰기 2.1 업데이트
  • 통합검색(15,943)
  • 리포트(14,250)
  • 자기소개서(1,081)
  • 시험자료(305)
  • 방송통신대(193)
  • 논문(89)
  • 서식(10)
  • 이력서(7)
  • ppt테마(6)
  • 표지/속지(1)
  • 기업보고서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

아날로그 전기회로설계실습 디지털논리회로 디지털 시계회로 전기회로 atmega128 작품
판매자 표지는 다운로드시 포함되지 않습니다.

"디지털 회로" 검색결과 441-460 / 15,943건

  • 자료 표지
    전기및디지털회로실험 실험 6. 논리조합회로의 설계 예비보고서
    전기및디지털회로실험 예비레포트 담당교수 : 학과 : 학번 : 이름 : 목차 실험 명2 실험 개요2 이론 조사2 실험 기기6 예비보고서 문제풀이6 실험 순서7 참고 문헌16 실험명 ... 으로 카르노맵을 응용하는 방법을 익히고 돈케어 조건을 다루는 예를 실습한다. 조합논리회로 설계의 실례로 덧셈기(가산기)의 회로를 구현해 본다. 반가산기와 전가산기의 기본동작을 이해하고 이 ... 를 실제 회로설계에 적용함으로서 논리회로를 다루는 능력을 키운다. 이론조사 -논리게이트의 조합과 설계 불대수, 논리 다이어그램의 조합으로 원하는 기능을 수행하는 논리회로를 구현할 수
    리포트 | 16페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19
    다운로드 장바구니
  • 판매자 표지 자료 표지
    아날로그및디지털회로설계실습 (결과)설계실습 4. 신호발생기 A+
    bridge 발진기를 제작하시오. 이때 Op-amp는 ±15V전압을 공급하시오4-3-1에서 설계한 회로는 아래와 같다. 이 회로에서는 5V의 전압을 인가했는데 실제 실험에서는 문제 ... 에서 주어진 대로 15V 전압을 공급하였다.이때 실제 실험 회로를 제작할 때 20kΩ의 값을 갖는 저항 R2를 사용하는 대신 2개의 10kΩ 저항 R2-1, R2-2를 사용하였다. 실험
    리포트 | 6페이지 | 1,000원 | 등록일 2024.12.23
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계실습 과제 4-bit Adder 회로 설계 (12주차)
    아날로그 및 디지털 회로설계실습12주차 4-bit Adder 회로 설계1.- 출력 f의 진리표를 이용한 부울 대수식- 출력 f의 Karnaugh map을 이용하여 간소화한 부 ... 울 대수식2.- XOR gate 74HC86 datasheetVcc : 14번 핀 , GND : 7번 핀3.- XOR gate 이용한 4-bit Full Adder 회로 (Pspice를 이용)
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    아날로그및디지털회로설계실습 (예비)설계실습 4. 신호발생기 A+
    4-3-1 신호발생기 설계(A) 그림 4-1에 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien ... bridge 회로를 설계하시오.이론부의 7.신호발생기 부분을 참고하면..4-3-2 Wien bridge Oscillator 설계(A) 발진 조건을 만족하는 R1, R2값 ... 오, 출력 파형은 계획서와 함께 제출하시오,발진조건을 만족하는 R1, R2의 값은 위에서 구한 것처럼 R1=10kΩ, R2=20kΩ으로 하여 4-3-1(A)문항에 첨부한 회로도와 같이 설계하였다.
    리포트 | 4페이지 | 1,000원 | 등록일 2024.12.23
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계실습 과제 동기순서 논리회로 (Stopwatch 설계) (15주차)
    아날로그 및 디지털 회로설계실습15주차 동기순서 논리회로 (Stopwatch 설계) 과제05분반 20161163 박성은1.- 16진 동기 카운터 회로도- 10진 동기 카운터 회로
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    아날로그및디지털회로설계실습 (예비)설계실습 8. 래치와 플립플롭 A+
    리포트 | 2페이지 | 1,000원 | 등록일 2024.12.23
    다운로드 장바구니
  • 판매자 표지 자료 표지
    아날로그및디지털회로설계실습 (결과)설계실습 8. 래치와 플립플롭 A+
    8-4. 설계실습 내용 및 분석 (결과 report작성 내용)8-4-1 PSPICE를 활용한 RS 래치 구현 및 동작(A) PSPICE를 사용하여 그림 8-2의 회로를 구현 및 ... 이 유지되는 것을 알 수 있다.8-5. RS 플립플롭의 구현 및 동작(A) 그림 8-2의 회로를 TTL 7400과 7404를 사용하여 구성한다. //실험과정에서 아래와 같이 8-3 ... 의 회로를 구성하지만, RS Latch작동과 Latch이전의 회로부분의 작동을 각각 확인하였을 때는 오류 없이 잘 작동하였지만, 실제 두 회로를 합쳐 RS플립 플롭을 구동하였을 때
    리포트 | 4페이지 | 1,000원 | 등록일 2024.12.23
    다운로드 장바구니
  • 자료 표지
    9. 4-bit Adder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit Adder 회로 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.11(목)분반, 조 ... Cout 을 출력한다.참고 자료 : 실습 교재 이론부, Digital Design 4 Ed.2. 실습 목적- 조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로 ... **분반, *조학번2*******이름***1. 실습을 위한 이론적 배경:부울대수는 논리학을 수학적으로 해석하기 위해 제안되었으며 현대 디지털 시스템의 수학적 바탕이 되었다. 부울대수
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2022.10.30 | 수정일 2023.01.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    아날로그 및 디지털회로 설계 실습 실습5_전압제어 발진기_예비보고서
    설계 실습5. 전압 제어 발진기5-1. 목적전압제어 발진기(VCO: Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다.5-2. 준비물 및 유의사항부품저항 100Ω, 1/2W, 5% : 3개저항 5.1..
    리포트 | 6페이지 | 1,000원 | 등록일 2024.08.27
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대학교 아날로그및디지털회로설계실습 7-segment / Decoder 회로 설계 과제
    문제 17-Segment LED의 특성을 확인하였을 때 Common Cathode type이라면, 7-Segment LED의 3번핀과 8번핀은 어디에 연결하여야 하는가?-> AnswerCommon-Cathode Type은 LED의 -극끼리 묶어 GND로 연결해주고 +극..
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02
    다운로드 장바구니
  • 판매자 표지 자료 표지
    아날로그 및 디지털회로 설계 실습 실습5_전압제어 발진기_결과보고서
    1. 목적이번 설계실습은 전압제어 발진기를 설계하여 전압을 이용한 발진 주파수의 제어를 실습으로 확인한다.2. 요약슈미트회로와 적분기회로를 이용하여 전압제어 발진기 회로를 만듦과 ... 었다.3. 서론전압제어 발진기란 입력 제어 전압의 크기에 따라 출력되는 신호의 주파수가 변하는 주파수 가변 신호 발생 회로를 말한다. 전압제어 발진기의 설계방법에는 여러 가지가 있 ... 지만 이번 전압제어 발진기 회로는 크게 3가지로 구성되는데 Op amp를 이용한 적분기, 스위치 역할을 하는 BJT, 비교기 역할을 하는 슈미트 회로로 구성된다. (슈미트 회로
    리포트 | 7페이지 | 1,000원 | 등록일 2024.08.27
    다운로드 장바구니
  • 자료 표지
    (기초회로 및 디지털실험) 16진 동기 및 비동기 카운터 설계
    에 상태를 바꾸어 가는 회로로 전달지연이 매우 작다. 또한 비동기식 장치에서 있을 수 없는 글리치(glitch)등의 염려가 없고, 작은 전달 지연으로 인해 빠른 클록 신호에 의해 ... 구동할 수 있다는 점이 동기식 계수기가 비동기식 계수기에 비해 복잡해도 일반적으로 많이 사용되는 이유이다.동기식 카운터는 회로를 구성하고 있는 모든 플립플롭의 클록 신호가 병렬 ... 의 J와 K 입력에 대한 카르노맵을 구한다.④ 완성된 동기식 Counter 회로를 구한다.[비동기식 카운터의 구조와 동작원리]첫 단의 플립플롭에 클록신호가 인가되어, 이 첫단 플립플롭
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16
    다운로드 장바구니
  • 자료 표지
    A+ 중앙대 아날로그및디지털회로설계실습(예비)11. 카운터 설계
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2022.09.10
    다운로드 장바구니
  • 자료 표지
    A+ 중앙대 아날로그및디지털회로설계실습(결과)11. 카운터 설계
    을 진행해주신 조교님께 감사의 인사를 드린다.4. 참고문헌(보고서 작성에 참고한 문헌을 번호로 나열하며 본문에서 인용된 부분에 이 번호를붙인다.)1. 중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, pp 87-91 ... tering 방지 회로에 대하여 학습할 수 있다.원하는 16진, 8진 카운터를 설계하여 0부터 15, 7까지 카운팅할 수 있었다. 채터링 방지회로가 없었을 때에는 원치 않 ... 게 rising edge에서 카운팅하는 경우가 생겼으며 이를 방지하기 위해 채터링 방지 회로를 추가하였을 때에는 falling edge에서만 정확하게 카운팅되는 것을 확인하였다.1. 서론JK
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10
    다운로드 장바구니
  • 자료 표지
    [A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 10. 7-segment / Decoder 회로 설계
    실습 10. 7-segment / Decoder 회로 설계실습목적7-segment와 Decoder를 이해하고 관련 회로를 설계한다.설계실습계획서2-1 7-segment ... -Segment 구동 회로 설계Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계한다.
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전기및디지털회로실험 실험 M3. 숫자표시기 응용 결과보고서
    전기및디지털회로실험 결과레포트 담당교수 : 학과 : 학번 : 이름 : 목차 실험 명2 실험 개요2 실험 결과2 결과 보고서3 실험 고찰7 실험명 실험 M3. 숫자표시기 응용 2 ... 한 디지털 출력 핀을 선정한 후 숫자표시기 1개를 구동할 수 있는 회로를 구성한다. (3) 입력된 전압 값을 소수점 첫째 자리에서 반올림한 후, 그 숫자를 숫자표시기에 표시 ... . 실험 개요 기존에 수행했던 숫자표시기 회로의 동작을 아두이노를 이용해 되풀이 해보고, 과거 회로와 비교하여 어떤 부분을 프로그램으로 대체해 응용할 수 있는지 학습한다. 3. 실험
    리포트 | 7페이지 | 1,000원 | 등록일 2024.03.12 | 수정일 2025.02.19
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers
    하고 ISE의 simulation 기능에 대해 배운다.2. 실험 이론● Sequential logic circuitCombinational logic circuit ; 조합 논리회로 ... 에서는 gate들의 조합을 통해 구성된 회로로서, 주어진 입력에 대해 바로 출력이 나오고 이전의 출력이 다음 입력에 대한 출력에 영향을 미치지 않는다. 반면에 Sequential ... logic circuit ; 순차 논리회로에서는 이전의 회로 상태가 다음 출력에 영향을 미치는데, 이는 보통 활성화되는 주기를 가진 clock이라는 신호에 의해 출력이 결정되는 시점
    리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계실습 예비보고서9 4-bit Adder 회로 설계
    아날로그및디지털회로설계실습 05분반 11주차 예비보고서설계실습 9. 4-bit Adder 회로 설계9-3-1 (A)전가산기 진리표ABCinSCout0 ... )에 대한 2-level AND-OR 로직 회로(D)위의 회로를 XOR gate를 이용하여 간소화한 회로(E)위에서 구한 XOR gate를 사용해 간소화한 회로를 참고하여 만든 2-bit 전가산기 회로도
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    A+ 아날로그및디지털회로설계 실습 예보 접촉식 초전형 적외선 센서
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2022.03.27
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대 아날로그및디지털회로설계실습 과제 7-segment / Decoder 회로 설계 (13주차)
    아날로그 및 디지털 회로설계실습13주차 7-segment / Decoder 회로 설계 과제1.7-segment LED의 특성이 Common Cathode type이라면 접지
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 11일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:37 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기