"verilog ram"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

LPM_RAM 실리콘웍스 mips verilog dmac 설계 verilog memory 이준환 전전설2

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog ram" 검색결과 21-40 / 47건

verilog 7주차 Tri State buffer SRAM 보고서

inverter들이다. [그림 3]은 이러한 cross-coupled inverter를 logic circuit으로 표현한 것이다.2. 실습 내용 : Verilog Code 및 주석Tri

리포트 | 14페이지 | 1,000원 | 등록일 2018.12.27

다운로드 장바구니
Application DesignⅡ Text-LCD Control

을 지우고 어드레스 카운터를 DD-RAM 어드레스 0으로 하여 커서를 home 위치로 옮긴다.Cursor home : DD RAM의 내용은 변경하지 않고 커서만을 home 위치 ... Generator RAM의 어드레스를 설정한다. 이 다음에 송수신하는 데이터는 CG RAM의 데이터이다.DDRAM address Setting : Display Data RAM ... 의 어드레스를 설정한다. 이 다음에 송수신하는 데이터는 DD RAM의 데이터이다.Busy flag & address Reading : LCD 모듈이 내부 동작중임을 나타내는 Busy

리포트 | 18페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
A+ 디지털 시스템 실험 Simple Computer – Data Path <10주차 결과보고서>

으로 구성되는데, Register File은 9주차 실험에서 RAM을 설계했던 것을 응용할 수 있었다. Verilog 코드는 다음과 같다.module RegisterFile(CLK

리포트 | 9페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)9주차결과

하나인 verilog를 사용하여 combo의 LCD를 사용한다.2. 배경 지식(Essential Backgrounds for this Lab)가. LCD ControlCombo ... 의 비트마다 표기하는 문자들이 지정되어 있다.읽는 순서는 상위 upper bits 4개와 하위 lower bits 4개의 비트를 나누어 교차점을 찾아 읽으면 된다. CG_RAM ... 의 경우엔 커서를 home으로 이동하는 등 LCD에서 각각의 해당하는 동작을 나타낸다.나. LCD 제어 명령어앞서 말한 CG_RAM에서 각각의 해당하는 동작을 나타낸다고 말한 동작

리포트 | 23페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)9주차예비

으로 HDL 중 하나인 verilog를 사용하여 combo의 LCD를 사용한다.2. 배경 지식(Essential Backgrounds for this Lab)가. LCD ... . CG_RAM의 경우엔 커서를 home으로 이동하는 등 LCD에서 각각의 해당하는 동작을 나타낸다.나. LCD 제어 명령어앞서 말한 CG_RAM에서 각각의 해당하는 동작을 나타낸다고 ... 말한 동작들이 무엇이 있는지에 upper bit가 0000인 경우에 대해 알아보자.먼저 Clear Display의 경우 전체 화면을 지우고 어드레스 카운터를 DD_RAM 어드레스

리포트 | 28페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
Application-Design-Ⅱ-Text-LCD Control

고 TegText LCD Read TimingText LCD 제어 명령어Text LCD 제어 명령어Display Clear : 전체 화면을 지우고 어드레스 카운터를 DD-RAM 어드레스 ... 0으로 하여 커서를 home 위치로 옮긴다.Cursor home : DD RAM의 내용은 변경하지 않고 커서만을 home 위치로 옮긴다.Entry mode set : 데이터 ... 하며, 상위 4 bit를 먼저 전송하고 다음에 하위 4 bit를 전송해야 한다.CGRAM address Setting : Character Generator RAM의 어드레스를 설정

리포트 | 27페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
최신 2017 SK Hynix 합격 자소서 (SK 하이닉스)

-MRAM (Spin-Transfer-Torque Magnetic RAM) ㅇ열을 가함에 따라 비정질 상태와 결정질 상태로 바뀌는 재료의 독특한 특성을 이용한 PCRAM (Phase ... Change RAM) ㅇ부도체 물질에 충분히 높은 전압을 가하면 전류가 흐르는 통로가 생성되어 저항이 낮아짐을 활용한 ReRAM (Resistive RAM) ㅇ차세대 DRAM 제품 ... 고객이 필요로 하는 반도체에 관해 새로운 솔루션을 줄 수 있는 선행설계 파트에서 반도체를 설계하고 싶습니다. 이를 위해 FPGA로 개발된 Verilog(VHDL)의 소프트웨어

자기소개서 | 4페이지 | 3,000원 | 등록일 2017.09.09

다운로드 장바구니
Lab#09 Application Design2

address를 전송한다.사) 문자 데이터를 연속으로 전송한다.아) 필요에 따라 위의 과정을 반복한다.5) DDRAM Address 제어DD-RAM은 표시될 각 문자의 ASCII 코드 ... 하여 있지 않으므로 주의하여야 한다. 표시 문자의 위치에 대한 DD-RAM의 어드레스는 다음 표와 같다.12345*************415161행 ... 시켜보면ThisisTextLCDExample이라는 문자열이 표시될 것으로 예상된다.Verilog code//LCDname.Vmodule LCDname(RESETN, CLK,LCD

리포트 | 31페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
전전컴설계실험2-11주차 결과

(Conclusion)참고문헌(References)1.Introduction.(1)Purpose of this LabXilinx에서 Verilog Code를 이용하여 설계한 결과를 HB-Comb ... 제어 명령어2)Text LCD 제어 명령어-Display Clear : 전체 화면을 지우고 어드레스 카운터를 DD-RAM 어드레스 0으로 하여 커서를 home 위치로 옮긴다. ... -Cursor home : DD RAM의 내용은 변경하지 않고 커서만을 home 위치로 옮긴다.-Entry mode set : 데이터를 read하거나 write할 경우에 커서의 위치

리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-11주차 예비

LabXilinx에서 Verilog Code를 이용하여 설계한 결과를 HB-Comb2를 이용하여 실험 결과를 확인할 수 있었다. 이제까지 실험의 Output은 LED와 7Segment ... 카운터를 DD-RAM 어드레스 0으로 하여 커서를 home 위치로 옮긴다.-Cursor home : DD RAM의 내용은 변경하지 않고 커서만을 home 위치로 옮긴다.-Entry ... Generator RAM의 어드레스를 설정한다. 이 다음에 송수신하는 데이터는 CG RAM의 데이터이다.-DDRAM address Setting : Display Data RAM의 어드레스

리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-12주차 예비

에서 Verilog Code를 이용하여 자신의 학번과 이름을 TEXT LCD에 표시하는 방법을 학습하여 다양한 HB-Comb2의 기능을 알아본다. 지난 주에 이어서 TEXT LCD ... TimingText LCD Read TimingText LCD 제어 명령어2)Text LCD 제어 명령어-Display Clear : 전체 화면을 지우고 어드레스 카운터를 DD-RAM 어드레스 ... 0으로 하여 커서를 home 위치로 옮긴다.-Cursor home : DD RAM의 내용은 변경하지 않고 커서만을 home 위치로 옮긴다.-Entry mode set : 데이터

리포트 | 13페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
dmac final report

우리는 한 학기 동안 디지털 논리회로 2를 수강하면서 FPGA와 verilog HDL 이라는 언어를 새로이 접하였다. 물론 1학기에 디지털 논리회로 1이나 컴퓨터기초공학설계 및 실험 ... 과목에서도 잠깐 다룬 적이 있으나, 본격적으로 verilog를 배우기 시작한 것은 2학기 때부터라고 할 수 있을 것이다.디지털논리회로2에선 verilog도 배웠지만, 여러가지 ... 에 배운 회로들을 매시간마다 verilog로 작성하고, DE2-70 보드에 Porting 하여 결과를 관찰했다. 이러한 식으로 verilog와 많은 논리회로에 익숙해졌지만, 실제로 순차

리포트 | 19페이지 | 2,000원 | 등록일 2012.02.29

다운로드 장바구니
DMAC 프로젝트

Access Controller▶ 과제 목표Verilog를 이용하여 Direct Memory Access Controller를 design하여 그 설계 과정이나 검증 과정을 통하 ... 여 DMAC의 동작의 특성을 파악하고 이해한다.설계 하는데 있어서 bus를 통해 DMAC와 RAM, testbench를 통해 연결해 봄으로써, 꼼꼼히 작성하는 눈을 키우고 실수 ... 를 대비해 연습한다.▶ 일정일정 계획은 위 그림과 같다.11월달력 기준으로 일정을 잡았는데 3일까지는 ram과 bus를 구현하고, 10일 까지 DMAC를 모두 구현하고, 13일

리포트 | 25페이지 | 3,900원 | 등록일 2014.04.15 | 수정일 2015.11.17

다운로드 장바구니
전전컴설계실험2-12주차 결과

(Conclusion)참고문헌(References)1.Introduction.(1)Purpose of this LabXilinx에서 Verilog Code를 이용하여 자신의 학번과 이름 ... 명령어2)Text LCD 제어 명령어-Display Clear : 전체 화면을 지우고 어드레스 카운터를 DD-RAM 어드레스 0으로 하여 커서를 home 위치로 옮긴다. ... -Cursor home : DD RAM의 내용은 변경하지 않고 커서만을 home 위치로 옮긴다.-Entry mode set : 데이터를 read하거나 write할 경우에 커서의 위치를 증가

리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
Embedded System 2nd_Report LCD Control

ommandsCommandBit patternDescriptionClear displayb00000001Clears entire display and sets display RAM address ... counter to zero.Return homeb0000001xSets display RAM address counter to zero and returns the cursor ... to the first character position. Display RAM contents are not erased.Entry mode setb000001DSSets c

리포트 | 60페이지 | 3,500원 | 등록일 2013.10.28

다운로드 장바구니
판매자 표지

삼성전자 합격 자소서+2016하반기 삼성전자 면접+삼성고용디딤돌

. 조는 3인1조로 구성하게 했고 편성하는 방법은 자율이었습니다. 하지만 저는 성적을 잘 받기 위해 평소 마음이 맞는 사람보다 수업 때 Verilog HDL언어를 잘하는 사람을 위주 ... ram) 관련 문제, 에너지밴드 관련 문제> 창의성- 엄마들이 애기들을 사진에 담아 두고 싶어하는데 카메라 앞에 서면 부자연스러워지는 걸 위해서 카메라 사진을 더 빨리 찍을 수 ... SOC lab에 들어가 설계과목을 수강하며 다양한 회로를 반도체 칩 위에 구현해 보았습니다. 3학년 2학기에는 반도체 공학 및 제조 실습 과목을 수강하며 Verilog 언어를 통해습니다.

자기소개서 | 7페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2016.11.25

다운로드 장바구니
디지털논리회로

1.IntroductionA.과제를 하게 된 동기DMAC를 Verilog HDL로 구현하므로 DMAC 설계를 통해서 주어진 Specification을 충분히 이해하고 이해 ... 한 부분들을 조원과 토론함으로써 조원들과 서로간의 지식을 공유하고 이전보다 향상된 Verilog HDL구현 능력을 가지게 된다.C.팀 구성 및 역할2009720099 김동열제안서 작성 ... ,RAM BUS설계 및 구현 수정, 프로젝트 자료 분석, 검증, 결과 보고서 작성2009720163 황윤동프로젝트 설계 및 구현,RAM BUS DMAC설계 및 구현, 프로젝트

리포트 | 21페이지 | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
[Verilog] MP3에 들어가는 IMDCT를 수행하는 코드

- Contents -I. IMDCT Algorism1. IMDCT란?2. IMDCT의 Algorism 분석II. Verilog Code1. IMDCT, ALU, ROM, RAM ... .=> x0에서 x17의 변수가 곱해질 때 I가 0에서 35까지 변함에 따라 나오는 결과 Xi의 값II. Verilog Code1. IMDCT, ALU, ROM, RAM ... , cos_out, Xk_out, rom_addr, count, ram_addr, wen);parameter size = 16;input [size-1:0] cos, Xk, out

리포트 | 16페이지 | 1,500원 | 등록일 2010.09.09

다운로드 장바구니
MIPS Processor multi cycle(verilog)

- Verilog HDL 언어의 습득- Xilinx ISE Webpack Tool(혹은 Altera Quartus Tool)의 사용법 습득- FPGA 환경에서의 디지털 로직 설계 개념 이해 ... Altera Quartus)을 이용하여 Verilog HDL 언어로 sMIPS를 완성한다. 그리고 기능 레벨 시뮬레이션(Behavioral Simulation)을 수행하여 원 ... Quartus)에서 제공하는 Test Bench Waveform이나 Verilog Test Fixture를 사용하여 수행하도록 하며, 합성과 배치 및 배선은 Xilinx ISE

리포트 | 23페이지 | 1,500원 | 등록일 2009.07.31

다운로드 장바구니
combinational logic circuit design(결과)

decide output. An early stage, we are unfamiliar to Max plus 2. But we are used to that prog ram soon. ... , we should use Max - plus and verilog HDL above all, we somewhat confused. and we have some problem ... oming experiment, we should familiar to verilog HDL Because except program source, there is no reason

리포트 | 9페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니

이전10개 123 다음10개

파워링크

신청하기