"verilog 타이머"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 verilog 타이머 verilog디지털시계

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog 타이머" 검색결과 21-27 / 27건

Register Transfer Level (RTL ) 기능을 이용한 Verilog 자판기 구현 (컴퓨터 아키텍쳐 실습)

Computer Architecture LabLab 04: RTL Verilog Code1. 실험 목표Verilog module을 Register Transfer Level ... 로 구현해 본다.2. 내용자판기를 simulation하는 verilog module을 만들어 본다. 요구사항은 다음과 같다.(1) Use-case자판기의 item 종류는 4개이 ... 까지 받은 돈의 액수를 업데이트 한 다음, LCD로 돈의 액수를 찍어서 내보내고, 대기시간 타이머를 업데이트 하며, 어떤 아이템을 살 수 있는지 표시하고, 만약 아이템 버튼을 클릭

리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험14) 주파수 분주기 설계

《 실험14 예비 보고서 》조제출일학과/학년학번이름2) 과 의 동작을 설명하고 시뮬레이션 결과를 나타내라.① 1/2 ^{4} 분주기? 코드? 테스트벤치 시뮬레이션5② 기타 비율 주파수 분주기? 코드? 테스트벤치 시뮬레이션《 실험14 결과 보고서 》조제출일학과/학년학번이..

리포트 | 4페이지 | 2,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
Verilog(베릴로그) 이용한 시계 설계

자료상세정보http://piecepuzzler.wordpress.com/2010/11/08/verilog%eb%b2%a0%eb%a6%b4%eb%a1%9c%ea%b7%b8-%ec

리포트 | 5,000원 | 등록일 2009.12.26

다운로드 장바구니
Verilog를 이용한 교통신호제어기(TLC) 설계

nt == SI-1S4 → S4cnt < SI-1S4 → S5cnt == SI-1S5 → S5cnt < LI2-1S5 → S0cnt == LI2-1※ cnt : 타이머로 사용 ... 된 변수3. Verilog 설계유사 코드//Define True/False & DelaysTRUE 1'b1, FALSE 1'b0, LI1 8, LI2 6, SI 2//Module

리포트 | 11페이지 | 1,500원 | 등록일 2009.11.17

다운로드 장바구니
HDL Verilog 알람시계

1. 실습목표-Alarm 기능을 갖는 digital clock을 Verilog HDL로 설계한다.-기능을 시뮬레이션을 통해서 검증한다.2. Digital Clock의 기능-입력

리포트 | 8페이지 | 5,000원 | 등록일 2007.06.21 | 수정일 2023.04.10

다운로드 장바구니
디지털 회로실험 두더지 게임 프로젝트

파워포인트로 작성한 사전계획서 목차입니다. 각종 효과를 넣어놓았기 때문에 프리젠테이션 시에 상당한 가점을 받으실 수 있고 이 파일로 다른 과목 프리젠테이션에도 응용하여 사용하셔도 만족하는 효과를 얻으실 수 있을겁니다. Ⅰ. Introduction개요들어가면서하게된 동기..

리포트 | 35페이지 | 9,900원 | 등록일 2009.03.08

다운로드 장바구니
verilog를 이용한 FLD 설계와 Quartus 시뮬레이션

가 이전 Binary와 현재 Gray code와의 XOR이라는 점이다.위 표를 Verilog code로 간단히 나타내면 다음과 같다.module gray_binary_converter ... 지만 erilog코드로 나타내면 다음과 같이 된다.- Quartus Synthesis -이제 필요한 모든 블록들을 verilog코드로 나타내었다. 지금부터는 Quartus로 합성 ... 하여 시뮬레이션 하는 과정을 나타낼 것이다.1) Verilog코드를 Symbol로 변환하기.- 가장 먼저 프로젝트를 만든 후 verilog코드로 작성한 것들을 symbol로 변환

리포트 | 11페이지 | 1,000원 | 등록일 2006.09.29

다운로드 장바구니

이전10개 12다음10개

파워링크

신청하기