"systemverilog clocking"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

시스템 설계서 verilog 4bit up/down counter 디지털시스템설계 verilog stopwatch bcd ripple counter master slave verilog systemverilog

판매자 표지는 다운로드시 포함되지 않습니다.

"systemverilog clocking" 검색결과 21-40 / 48건

ASIC설계 홈 오토맨션

과 컴퓨터 언어를 잘 이해해야 겠단 생각을 하였습니다.5. 참고문헌-Verilog HDL을 이용한 디지털시스템설계 및 실습-수업 강의 노트※메인보드module main_board(c ... 방향으로 open, close 기능 표시- Dot Matrix에 자물쇠 open, close 표시- key pad로 도어 락 open, close 제어 기능- piezo로 open ... 게 되고 경보음과 함께 vfd와 dot매트릭스에 "Warnning!!!"과 함께 해골모양이 출력이 된다.*보완사항 및 대처사항-도어락모드시 1번을 누르면 open 2번을 누르면 c

리포트 | 43페이지 | 2,500원 | 등록일 2017.04.11

다운로드 장바구니
디지털시스템 실험(SR Latch, JK, D FF, Register, Shift Register, Register를 이용한 가산기)

저장할 수 있는 Register code를 짰다.7. Shift Register의 Verilog Code이다8. 앞서 작성한 Register code를 이용하여 0~9의 한자릿수 ... 을 코딩 하는 것 이었다. 처음에는 Register간의 데이터가 shift 된다는 것이 어떻게 이루어질지 몰라서 고민을 많이 했는데, coding을 완성하고 나서 생각해보니 clock ... 에 연결하였을 때 덧셈, 뺄셈을 하면 연산이 되지 않고 숫자만 LED에 표시가 되었는데, 알고 보니 clock이 너무 느려서 숫자를 입력할 때 Register가 값을 catch

리포트 | 5페이지 | 1,500원 | 등록일 2014.11.03

다운로드 장바구니
HDL을 사용한 디지털 클럭 코드

(1) 프로젝트 목표-디지털 시스템인 디지털 시계, 알람기, 스톱워치를 각각의 특성을 바르게 이해하고 Verilog HDL을 사용하여 설계한다.(2) 프로젝트 내용-디지털 시계 ... 로 Minute, Second, Millisecond를 갖추도록 설계(3) 프로젝트 추진 전략 및 방법·알람기, 스톱워치는 모두 시간의 흐름을 사용하여 동작한다. 따라서 Verilog ... , 알람을 포함하는 모듈이므로 (스톱워치, 알람이 실행된다는 전제하에) 스 톱워치, 알람 2가지 설계 코드를 불러오는 것을 목표로 한다.(4) 프로젝트 수행 결과· alarm_c

리포트 | 20페이지 | 2,500원 | 등록일 2013.01.20

다운로드 장바구니
디지털 시계 설계 보고서

되는 RISC시스템인 ARM9 Core가 사용된 Altera社의 Excaliber를 이용하는 디지털 시계를 직접 구현해 보았다.2. 설계목표Verilog HDL를 이용한 시계코드 ... 하기 위해서 50000000회 를 주기로 하는 클럭을 만들어 주었다.clock클럭입력을 받아들인다.Re처음에 카운터를 0으로 설정하기 위한 입력Clk1초를 분주하기 위한 출력표 분주 ... (Timing)5) 작동결과사진1) SoC Master 시스템 작동사진1사진2) SoC Master 7-segment 작동사진5. 고찰Verilog 소스코드 작성, Quartus

리포트 | 19페이지 | 2,000원 | 등록일 2012.05.29

다운로드 장바구니
Flip-flop and Counter Design

-5홍범주전기전자공학과22007142082thu1-5홍성현① Use verilog HDL code to express Master/Slave J-K Flip-flopmodule ... binary information sequentially to the adjacent flip-flops when the clock input is received, and to let ... parallel moved by connecting circuit.③ Use verilog HDL code to express 4-bit bi-directional shift

리포트 | 3페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
컴퓨터구조 설계 프로젝트 Handheld PIG Game

(007)WIN =TEST?WN?bar{ENDI}+WIN?bar{N EW under { }GANME}? Background1) 분주DE2 27MHz 와 50MHz 의 clock을 제공 ... 한다.DE2 보드에서 제공하는 clock 중 50MHz를 사용하기로 하였고1/100초를 사용하기 위해 아래와 같은 식을 이용하여{1} over {50MHz} chi = {1 ... Source Codemodule PigGame(ROLL,NEW_GAME,RESET,HOLD,clock,DDIS1,DDIS2,SUB,TP1,TP2,P1,P2,led_S);input

리포트 | 23페이지 | 1,000원 | 등록일 2014.07.09

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)7주차결과

for this Lab)가. 스테이트 머신외부의 입력과 시스템 clock에 의해서 state가 바뀌게 되고 state에 의존하여 출력값이 결정되는 회로를 의미한다.나. State ... ounter회로를 구현할 수 있었다. 두개의 버튼을 사용하는 경우엔 자체 시스템 clk 사용하는 등 다른 추가적인 요견들이 필요하다고 생각한다.Ⅴ. 결론 (Conclusion)State ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
디지털 시계 설계 발표자료

) 회로pld_slave.bdf*3. 설계 과정2) 회로clock.bdf*3. 설계 과정3) BFM검증(rtl)*3. 설계 과정3) BFM검증(Timing)*3. 설계 과정4 ... 및 응용」,홍릉과학출판사 송태훈,「(ARM9 core를 이용한) 시스템온칩 및 임베디드시스템 설계」,홍릉과학출판사{nameOfApplication=Show} ... 칩을 사용한 SoC설계및 검증 도구인 Huins사 SoC Master에 알맞은 시계를 verilog코드 작성에서부터 실제 구현까지 직접해봄으로서 SoC 설계 과정에 대해 전반적인

리포트 | 15페이지 | 1,000원 | 등록일 2012.05.29

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)7주차예비

Backgrounds for this Lab)가. 스테이트 머신외부의 입력과 시스템 clock에 의해서 state가 바뀌게 되고 state에 의존하여 출력값이 결정되는 회로를 의미한다.나 ... Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... - Mealy Machine for the serial I/O code converter코딩(text)// mealy convertermodule mealy_converter

리포트 | 17페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
Smart TLC

의 출력이라고 보면된다.● Timer : TLC부에 clock을 넣는다.Ⅱ. Moore-Style State DiagramState설명State설명S0시스템의 초기화S3초기화 대기 ... //red to green delay`define cardetect 1module sig_control(c, p, hg, hy, hr, lg, ly, lr, pg, pr, clock ... , pr;input c, p; //input signal-car and personinput clock, clear, reset_n;integer i=0; //local light

리포트 | 11페이지 | 1,500원 | 등록일 2010.10.09

다운로드 장바구니
Embedded System 2nd_Report LCD Control

be displayed or hidden, such as preset words, digits, and 7-segment displays as in a digital clock ... embedded machine. The reason is that we didn’t fully verify of the verilog code we designed. We thought ... EMBEDDED SYSTEM EXPERIMENTEmbedded System ExperimentTEXT LCD Driving(#2, Report

리포트 | 60페이지 | 3,500원 | 등록일 2013.10.28

다운로드 장바구니
결과보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA.hwp

hould design a complex digital circuit in verilog HDL, we are going to deal with a digital circuit ... hould include the generator of clock & inputs of the adder.우리는 다음과 같이 test-bench를 작성하였으며 4. source c ... (UUT)RCA uut (.clk(clk),.A(A),.B(B),.CI(CI),.Z(Z),.CO(CO));// simulation을 하려고 하는 원래 원본 verilog 파일인

리포트 | 9페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
VHDL을 이용한 TLC설계,개선사항,Traffic light controller설계 집적설계

는 Green 으로 바뀐다 . Problem DescriptionInput System input clk, rst; Sensor input [3:0] Car_Sync; Car_Sync ... ] CurrentState NextState clock reset Car_Sync (4-bit) Count = 5 Count = 30 Count1 = 20 Count1 = 35 TS ... = 10 TM1 clock clock count1 6-bit wLight_c [3:0] sLight_c [3:0] nLight_c [3:0] eLight_p [1:0

리포트 | 22페이지 | 1,000원 | 등록일 2010.06.05

다운로드 장바구니
예비보고서-Exp9.Inverse DCT Hardware Module Design

Machine인 clocked sequential system으로 되어 있다. 따라서 전체 Flip Flop은 동일한 동기화된 clock 신호를 사용한다. 따라서 Mealy Machine ... logic을 말한다. 따라서 한 개의 state의 오로지 하나의 출력만을 갖는다. 또한 대부분의 회로는 clock이 변할 때마다 상태가 변하는 제한적인 형태의 Moore ... ,Output defined by current state 을 확인해보면 된다.예를 한번 들어보자.다음의 verilog 코드를 살펴보도록 하자.왼쪽의 코드는 output이 state

리포트 | 11페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
결과보고서-Exp9.Inverse DCT Hardware Module Design.hwp

clocked sequential system으로 되어 있다. 따라서 전체 Flip Flop은 동일한 동기화된 clock 신호를 사용한다. 따라서 Mealy Machine ... @(posedge clk or posedge x)beginif(x)a=1;else a=0;end이런 경우 x 값이나 clock이 rising edge 일 때마다 always 문 ... 한 이야기일지 모르지만, 하드웨어를 설계할 때는 이를 반드시 고려해주어야 한다. 또 다시 x나 clock이 rising edge 될 때, 다시 always 문이 실행되어 이 때 다시 a

리포트 | 12페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
Verilog를 이용한 교통신호제어기(TLC) 설계

를 감지하는 센서P : 보행자가 누르는 버튼clock : 시스템 clockclear : 1일 경우 시스템 리셋Outputshl : 고속도로 신호등의 색ll : 국도 신호등의 색pl ... declarationmodule sig_control(hl, ll, pl, X, P, clock, clear);//I/O portsinput X, P, clock, clearoutput ... state variablesreg [2:0] state, next_state;//State changes only at positive edge of clock//Compute

리포트 | 11페이지 | 1,500원 | 등록일 2009.11.17

다운로드 장바구니
Design Timer & AHB Arbiter (임베디드 시스템) AMBA 구현

.⑤ HLOCiter use more one clock when BURST mode is changed to SINGLE mode than normal mode.rPvMode2’b002’b ... equentially High and, the timing difference between HGRANTx and HMASTER is one clock.From FigureⅡ-7 ... of Timer • • • • • • • • • • 3-4Basic actions of Timer • • • • • • • • • • 4I-c . Method of test

리포트 | 23페이지 | 3,000원 | 등록일 2009.05.23

다운로드 장바구니
4bit binary up/down counter

Integrated Circuits Barry Wilkinson, Digital System Design Palnitkar,Samir, Verilog HDL http://www.st.c ... circuit counts up. This counter is synchronous counter. The clock is connected directly to the CLK ... -flop is pulsed by clock. FF 1 can toggle because it is the only 1 when T input is 1. FF 1 goes from 0

리포트 | 10페이지 | 1,000원 | 등록일 2010.11.19

다운로드 장바구니
Velilog이용해서 ALU설계.(쿼터스툴에서)

므로 일반 입출력으로는 사용할 수 없고, 1번, 2번, 43번, 44번 핀은 clock이나 clear와 같은 특별한 신호를 위한 핀이지만, 일반 입력 핀으로도 사용할 수 있 ... ]에서 Breg인해 모든 reg에는 0의 값이들어가서 output은 0이 됩니다.timebar 20ns~30ns에서 clock값이 0으로 인해 아무런 event도 일어 나지 않 ... 습니다.timebar 30ns에서 poseedge clk로 event가 발생하며 결과값은 그 다음 clock에서 출력됩니다. 즉 input과 output간에 delay는 20ns가 됩니다.0~50

리포트 | 17페이지 | 1,500원 | 등록일 2008.04.09

다운로드 장바구니
결과보고서-Exp 10. Co-emulation & Optimization IDCT.hwp

count를 기존의 3bit에서 2bit로 줄임으로 인해 실행시에 사용되는 레지스터의 크기가 줄어들게 되어 전체 시스템의 성능이 우수해졌다. 속도의 면에서 볼 때도 시스템의 구성 ... 였다.2) start를 써야 하는 이유start를 쓰지 않고 coding을 하였을 때는, rst 이 0인 경우에 posedge clock마다 counter를 1을 증가시키고 ret ... 출력단은 고정을 해 두고 고정된 출력단으로 한번 clk이 올 때 마다 레지스터에서 하나씩 밀어내는 방식을 택하였다.●원리state machine 은 stage를 가지게 되는데, 이

리포트 | 5페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니

이전10개 123 다음10개

파워링크

신청하기