• AI글쓰기 2.1 업데이트
  • 통합검색(312)
  • 리포트(272)
  • 시험자료(27)
  • 자기소개서(11)
  • 논문(1)
  • 방송통신대(1)
판매자 표지는 다운로드시 포함되지 않습니다.

"전전컴2" 검색결과 21-40 / 312건

  • 전전컴설계실험2-6주차예비
    . 그리고 Comparator의 개념과 구현방법을 이해하여 1-bit Comparator와 4-bit Comparator를 설계해본다.(2)Essential Backgrounds ... )0*************10110110010101001100011111-비교기두 수의 대소를 살피는 회로로, 논리 회로를 조합시켜서 만든다. 2진수를 A, B로 할 때 한 자리 ... 의 경우는 그림의 회로로 판별할 수 있고, 자릿수가 많은 경우는 S1 또는 S2의 출력이 1이 되기까지 최상위의 자리부터 순차 입력해 가면 된다.-비교기 논리 회로--비교기 진리표-ABEQ(A=B)AGB(A>B)ALB(AB)ALB(A
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • 전전컴설계실험1-2주차결과
    -2주차 Pre Lab-학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수천창율 교수님담당조교황병민 조교님수업날짜2013.3.18 -2주차 실험--목차-서론 ... 실험의 목표이다. 더불어 실험이 끝나면 시뮬레이션과 실제 결과를 비교하여 그 차이를 분석한다.(2)Essential Backgrounds for this Lab용도함수발생기 ... 링의 On/Off에 따라 파형의 변화가 생길 것이다. 그 변화를 살펴보는 것이 이번 실험의 목적이다.2.Materials & Methods(1)Procedure of Lab-Lab
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • 전전컴설계실험2-10주차 결과
    를 구별할 수 있다. Lab2는 음계주파수와 Piezo, 7 Segment를 이해하고 Piezo를 이용하여 주파수를 대역별로 음계를 인가하면서 그리고 버튼을 눌렀을 때 7 s ... egment에 숫자가 표시되면서 Piezo에서 해당하는 소리를 내는 회로를 직접 설계 실험해본다.(2)Essential Backgrounds for this Lab-7 Segment숫자 ... 생원리음계는 총 9개의 옥타브로 구성되어있다. 각 옥타브에는 반음씩의 간격으로 12개의 음이 존재한다. 이들 각 음계는 고유의 표준 음계주파수가 정해있다. 이웃하는 2개의 음계
    Non-Ai HUMAN
    | 리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • 전전컴설계실험2-8주차예비
    의 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this ... 다. 예를 들면, 2진 계수기의 출력은 입력만으로는 정해지지 않고 현재 0을 계수하고 있는지 1을 계수하고 있는지에 따라 1 및 0을 나타낸다. 출력 신호가 입력 신호 또는 과거의 입력 ... Shift Register는 CLK가 1일 될 때마다 Input Data를 받아서 Register를 Left Shift하게 된다.2.Materials & Methods(1
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • 전전컴설계실험2-9주차결과
    함으로써 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this ... -Moor..-5-4-3-2-1 감소하는 것으로 가정한다.2.Materials & Methods(1)Procedure of Lab-Lab 14-bit up counter를 설계하시오 ... 부터 Count 시작1. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 4-bit up counter 를 설계한다..2. 4-bit up counter
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • 전전컴설계실험2-Final Project PPT
    전자전기 컴 퓨터 설계실험 2 Experiments in Electrical Computer Engineering 2 Design Project -Digital Clock- 담당 ... 교수 : 문용삼 교수님 담당조교 : 김민혁 조교님 2009440138 정필웅 1 /8 roject Report P프로젝트 목적 프로젝트 진행일정 기능 기타사항 목 차 2 /8 ... 시계 구현 – 시 / 분 / 초 구현 및 동작 검증 ) 2 주차 ( 기본 시계 구현 - 시 / 분 / 초 조절 기능 구현 및 동작 검증 ) 3 주차 ( 부가 기능 구현 및 프로젝트
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • 전전컴설계실험2-12주차 결과
    하였다.6.참고문헌(References)전전컴실험II_-_Lab_09_Application_Design_Ⅱ@_Text-LCD_Control_교안전전컴실험II_-_Lab_09_Application_Design_Ⅱ@_Text-LCD_Control_응용과제2 ... -12주차 Post Lab#9-2-(Text-LCD-Control)학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수문용삼 교수님담당조교김민혁 조교님수업날짜2013.11 ... 을 TEXT LCD에 표시하는 방법을 학습하여 다양한 HB-Comb2의 기능을 알아본다. 지난 주에 이어서 TEXT LCD를 구현해 내는 것이 주된 목표였다. 그 중에서 TEXT
    Non-Ai HUMAN
    | 리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • 전전컴설계실험2-5주차예비
    통해 동작을 검증한다.(2)Essential Backgrounds for this Lab-Full_Adder가산 기능. 즉, 가수(added), Hyperlink "http ... 하는 것을 말한다. 즉 초기 설계 단계에서 알고리즘 검증을 위해서 많이 사용한다.2) Dataflow modeling: 신호 및 제어의 흐름과 같은 데이터의 흐름을 나타낸다. 주로 부울 ... modeling 방법을 사용한다. 이때 input, output 선언과 wire사용에 실수 하지 않는다.2.Materials & Methods(1)Procedure of Lab-Lab
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • 전전컴설계실험2-6주차결과
    Comparator와 4-bit Comparator를 설계해본다.(2)Essential Backgrounds for this Lab-가산기가산 기능. 즉, 가수(added ... 로, 논리 회로를 조합시켜서 만든다. 2진수를 A, B로 할 때 한 자리의 경우는 그림의 회로로 판별할 수 있고, 자릿수가 많은 경우는 S1 또는 S2의 출력이 1이 되기까지 최상위 ... %2F%2Fdbscthumb.phinf.naver.net%2F0748_000_1%2F20111020142707411_3QKH8QBYX.jpg%2Fc962_i1.jpg%3Ftype%3
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • 전전컴설계실험2-10주차 예비
    와 Burrow를 통해서 4-bit 이상의 수에 대한 Up/Down Count를 구별할 수 있다. Lab2는 음계주파수와 Piezo, 7 Segment를 이해하고 Piezo를 이용 ... 하여 주파수를 대역별로 음계를 인가하면서 그리고 버튼을 눌렀을 때 7 segment에 숫자가 표시되면서 Piezo에서 해당하는 소리를 내는 회로를 직접 설계 실험해본다.(2 ... 들 각 음계는 고유의 표준 음계주파수가 정해있다. 이웃하는 2개의 음계 사이에는 1:21/12의 비율로 주파수가 증가한다. 한 옥타브에는 반음 간격으로 12개의 음이 존재하기 때문
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • 전전컴설계실험2-4주차결과
    시뮬레이션.설계파일을 FPGA 모듈에 탑재시켜 HBE-ComboII-SE 장비 내에서 물리적으로 입출력을 구현한다.(2)Essential Backgrounds for this ... Lab(1)Half Adder2진 신호(0,1)에 대하여 2개의 입력과 2개의 출력을 가지고 출력 신호가 입력 신호에 대하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로이 ... 다음에 다시 1-bit Full Adder를 호출하여 4-bit Full Adder을 설계한다.2.Materials & Methods(1)Procedure of Lab-Lab 1
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • 전전컴설계실험1-2주차예비
    차이를 분석한다.(2)Essential Backgrounds for this Lab용도함수발생기(Function Generator)는 낮은 레벨의 다양한 교류(정현파. 삼각파 ... etup을 Ro가 50Ω일 때, High-Z로 맞췄다면 Ro에 1V가 인가되야하는데 함수발생기 내부저항 50Ω과 같기 때문에 총 전압 Vpp=2V로 증가될 것이다. Ro가 1kΩ일 때 ... 을 측정한다. 1kΩ 저항 2개를 사용했을 때와 1MΩ 저항 2개를 사용했을 때에 결과를 측정한다. 그리고 Square wave를 입력했을 때 출력 파형을 관찰한다.( Vpp=1V
    Non-Ai HUMAN
    | 리포트 | 36페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
  • [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+
    Post-reportCombinational Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... 로만 구성되며, 플립플롭 같은 기억 소자는 포함되지 않음.(2) Encoder- 외부에서 들어오는 임의의 신호를 부호화된 신호로 변환.- 2^N 가지의 입력신호들로부터 N비트 ... 의 출력신호를 만듬.(3) Decoder- N비트의 바이너리 값을 2^N가지의 신호 중의 하나로 출력하는 로직- Encoder의 반대 로직임.(4) 3X8 Decoder- 3개의 입력
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
  • [서울시립대] 전자전기컴퓨터설계실험2 / 파이널 계산기 / 2021년도(대면) / A+ (코드파일 포함)
    하여 최종적으로 다양한 기능을 가진 계산기를 설계한다. 각각의 기능은 testbench 작성을 통한 simulation 수행과 장비 동작을 통해 검증한다.2. Function(1) 덧 ... 셈 - output = input1 + input2 - 두 개의 입력을 받아 더하여 계산 결과 값을 출력으로 내보낸다. 이 때의 입출력은 모두 정수(양수, 음수, 0) 범위 ... 2에 나타나게 된다.(2) 뺄셈- output = input1 - input2- 두 개의 입력을 받아 input1에서 input2를 빼주어 계산 결과 값을 출력으로 내보낸다. 이
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 20,000원 | 등록일 2022.08.12 | 수정일 2022.08.18
  • 서울시립대 2011 전자회로2 중간고사
    Non-Ai HUMAN
    | 시험자료 | 1페이지 | 2,000원 | 등록일 2021.10.15 | 수정일 2021.10.19
  • 서울시립대학교 전자회로2 ㅈㅈㅅ교수님 중간고사 7개년 정답 및 풀이과정
    시험자료 | 5페이지 | 25,000원 | 등록일 2024.07.15 | 수정일 2024.07.25
  • [검증된 코드 & 복사가능, 학점A+] 전전설2 5.Combinational-2 - 예비+결과+성적인증 (서울시립대)
    fixtures 2. Practice how to read and analyze technology schematics3. Design various combinational ... the latches.[2] Program the In-Lab practice 1-6 and proceed to Synthesize – XST.교안 대로 진행하였습니다.
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14
  • 시립대 전전설2 Velilog 최종발표본
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2021.12.11
  • [서울시립대] A+ 전자전기컴퓨터설계2(mealy,moore,코드포함) 7주차예비레포트
    전자전기컴퓨터설계실험 2예비 레포트실험 제7주(2021. 11. 09)Lab#07 Sequential_Logic_Design_Ⅱ@ FSM and Clocked_Counter학번 ... :이름:서론1. 실험 목적:mealy machine, moore machine에 대해 이해하고 이것을 이용하여 설계하고 실습한다.2. 배경지식 정리:Moore Machine현재 ... : LED 1~8 (Modulo 256)Up: 0 → 1 → 2 → … → 254 → 255 → 0 → 1 → …Down: 2 → 1 → 0 → 255 → 254
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30
  • [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+
    . Net 자료형 선언의 예(2) Variable(변수적) 자료형a. Variable 자료형: 절차형 할당문 사이의 값의 임시 저장- 프로그래밍 언어의 variable과 유사한 개념 ... 의 실행에 의해 좌변 variable에 값이 할당되는 소프트웨어적인 특성① 우변 수식의 event 발생과는 무관② 할당문들의 순서가 시뮬레이션 결과에 영향을 미칠 수 있음2. 실험 ... 된 순서대로 실행- 논리 합성이 지원되지 않으므로 시뮬레이션을 위한 테스트벤치에 사용- 예(2) 테스트벤치 구문에서 20ns 주기로 1과 0을 토글링하는 신호를 생성하는 코드를 작성하시
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
  • 전문가 요청 쿠폰 이벤트
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 07일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
5:32 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감