"전자회로설계및실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

stopwatch 설계 전자회로설계실습 OP AMP 중앙대학교 전기회로설계실습 전자전기공학부 전전설2 7-segment/decoder

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계및실습" 검색결과 21-40 / 1,810건

중앙대학교 전기회로설계 및 실습(전자전기공학부) 11. 공진회로와 대역 여파기 설계

1.요약: 이 실험을 통하여 RLC회로가 공진함을 이용해 bandpass filter, bandstop filter가 될 수 있음을 알 수 있었다. 먼저 첫번째 실험에서 Q가 1

리포트 | 13페이지 | 1,000원 | 등록일 2022.01.13 | 수정일 2022.09.27

다운로드 장바구니
판매자 표지

전자회로설계실습 2 예비보고서 Op Amp의 특성측정 방법 및 Integrator 설계

전자회로설계 실습(4주차 예비보고서)소속담당교수수업 시간학번성명예비 보고서설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계실습날짜교과목 번호제출기한작성자제출 ... 의 삼각파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.Capacitor의 초기 전압이 0V이면v _{o} (t)`=` ... 할 수 없다. 그 이유가 무엇인지 기술한다.그림1의 Op-Amp는 Open loop 형태이다. Open loop gain은 이상적인 회로에서 무한대이며, 이를 측정하여도 매우 큰 값

리포트 | 7페이지 | 1,000원 | 등록일 2022.03.29 | 수정일 2022.03.31

다운로드 장바구니
중앙대학교 전기회로설계 및 실습(전자전기공학부) 3. 분압기 설계

부하를 고려하지 않고 회로를 설계하였더니 IC Chip이 동작하지 않을 때 출력전압은 2.9945V 로 -0.1833%오차율을 나타내 정격전압의 범위 안에 드는 듯 하였지만 부하 ... 를 연결하였을 때는 1.7143V임으로 오차율은 -43.0667%로 조건을 만족하지 않는 분압기를 설계했음을 알 수 있었다. 따라서 부하를 고려하여 회로를 구성하여 3K옴, 6.2 ... 1.요약: 이 실험은 출력전압 12V 정격전압 3V±10%, 정격전류3mA±10%, IC Chip이 동작하지 않을 때 전압이 9V이상 걸리지 않는 분압기를 설계하는 것이다. 먼저

리포트 | 4페이지 | 1,000원 | 등록일 2022.01.13 | 수정일 2022.09.27

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 예비보고서 2_Op Amp의 특성측정 방법 및 Integrator 설계

설계실습2. Op Amp의 특성측정 방법 및 Integrator 설계$ 3.1 Offset Voltage, Slew Rate3.1.1 Offset Voltage 개념아래의 그림 ... Voltage 측정방법 설계(A) 이상적인 Op Amp를 사용하여 100㎐에서 Gain이 100(V/V), 1000(V/V)인 Inverting Amplifier를 설계하고 회로도를 제출 ... 설계(A) 입력저항이 530Ω이며, 4(-2V~2V)의 1㎑ 구형파를 인가했을 때 4의 삼각파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력전압

리포트 | 8페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 결과보고서2_Op Amp의 특성측정 방법 및 Integrator 설계

결과레포트 2. Op Amp의 특성측정 방법 및 Integrator 설계1. 서론이상적인 Op Amp와 실제 Op Amp 에는 여러가지 한계가 존재한다. Offset ... 하고, Op Amp를 이용하여 목적에 맞는 회로를 설계할 때 더욱 정확한 결과 값을 얻을 수 있도록 이해할 수 있는 실험을 진행했다.또한 Integrator 회로에서 커패시터 Op ... Op Amp의 특성을 측정하고, Integrator를 설계하여 slew-rate에 대해 알아볼 수 있도록 하는 실험이었다.2. 설계실습 결과$$ 4.1 Offset Voltage

리포트 | 9페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니
판매자 표지

Op Amp를 이용한 다양한 Amplifier 설계 결과보고서 중앙대학교 전자회로설계및실습

Amplifier를 더 선호한다. - 본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다. 전자회로설계실습에서 첫 실습인 Op Amp 의 inverting/non ... generator의 출력을 증가시켜 입력전압과 출력전압이 같아지는 주파수를 찾아 이론값과 비교했을 때 비슷한 결과를 도출할 수 있었다. - 설계실습이 잘되었다고 생각하는가? 실습 ... - 본인의 설계가 틀렸었다면, 무엇을 어떻게 수정하였는지, 본인이 무엇을 몰라서 틀렸었는지 서술한다. 4.3 (E) 과정에서 오실로스코프의 Vpp를 측정한 디스플레이를 사진 찍

리포트 | 8페이지 | 1,000원 | 등록일 2023.01.21

다운로드 장바구니
판매자 표지

중앙대학교 전자회로설계실습 예비2. Op Amp의 특성측정 방법 및 Integrator 설계 A+

다. 그 이유가 무엇인지 기술한다. 그림의 회로에서 는 실제로는 OP-Amp 내부에 있는 것인데 마치 라는 입력 전압을 (+)입력단자에 인가한 것과 같은 Non ... -inverting configuration에 해당하므로 회로의 Closed-loop gain 식을 활용해 Offset voltage을 구하게 된다.

리포트 | 5페이지 | 1,000원 | 등록일 2024.11.13

다운로드 장바구니
[예비보고서]중앙대학교 전자회로설계실습 Op Amp의 특성측정 방법 및 Integrator 설계

으면 Differential 성분은 0이라고 추측하기 쉽다. 그러나 실제로는 그림 1과 같이 Op-Amp안의 설계를 보면 Offset-free op amp의 +단자에 가 연결되어있음을 확인 ... . : 최솟값typ. : 대푯값max. : 최댓값을 의미하며 Offset voltage의 경우 0에 가까울수록 이상적인 회로이기 때문에 min의 경우는 따로 지정할 필요성이 없기 때문이라고 생각한다

리포트 | 10페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[A+]중앙대 전자회로설계실습 예비보고서 설계실습2. Op Amp의 특성측정 방법 및 Intergrator 설계

전자회로설계 실습 예비보고서- Op Amp의 특성측정 방법 및 Intergrator 설계-제출일: .제출자학번 : 제출자성명 :담당 교수님 :담당 조교님 :목적: OP Amp ... 의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현, 측정, 평가한다.준비물 및 유의사항준비물개수Function Generator1대Oscilloscope ... 1개설계실습 계획서Offset Voltage, Slew RateOffset Voltage 개념아래의 그림 4.1과 같이 두 입력단자를 모두 접지시키면 입력 단자 간의 전위차가 존재

리포트 | 10페이지 | 1,000원 | 등록일 2021.12.24 | 수정일 2022.01.10

다운로드 장바구니
중앙대학교 전기회로설계 및 실습(전자전기공학부) 8. 인덕터 및 RL회로의 과도응답

이 실험은 RL회로를 직접 설계하고 측정하여 이 회로의 특성과 인덕터의 특성을 파악할 수 있는 실험이다. 저항 값과 인덕터 값을 이용해 RL회로에서의 시정수 값을 9.4921us ... 로 구해 주었다. 실험에 앞서 pspice를 이용해 저항에 걸리는 전압의 파형을 그래프를 통해 예상하였다. 회로를 구성하여 Osciloscope로 전압의 파형을 측정하였고 시정수 ... 에서는 잘된 실험이지만 5%정도의 약간 큰 오차율이 발생했으므로 살짝 아쉬운 실험이라고 할 수 있다. 다음으로 기존의 회로에서 offset전압과 peak전압의 크기를 변경하여 측정

리포트 | 6페이지 | 1,000원 | 등록일 2022.01.13 | 수정일 2022.09.27

다운로드 장바구니
중앙대학교 전기회로설계 및 실습(전자전기공학부) 7. RC회로의 시정수 측정회로 및 방법 설계

1. 요약: 이 실험에서 RC회로를 설계하고 이를 측정하는 방법을 알기 위한 실습을 하였다. RC회로에서 시정수를 구해주기 위한 실험을 하였는데 먼저 DMM의 내부 저항을 구해주 ... 었다. Voltage divider를 이용해 내부저항 10.0787M옴을 구했고 이를 이용해 RC회로를 구성해주었다. Time constant는 22.4755s로 나왔다. 시간 ... 를 이용해 측정하기 때문에 오차가 발생했다고 예상한다. 하지만 오차율이 -1%내외로 나와 잘된 실험이라고 할 수 있다. 다음은 RC=10us가 되는 회로를 구성하고 입력 전압을 사

리포트 | 8페이지 | 1,000원 | 등록일 2022.01.13 | 수정일 2022.09.27

다운로드 장바구니
중앙대학교 전기회로설계 및 실습(전자전기공학부) 4. Thevenin 등가회로 설계

1.요약: 이 실험은 기존 회로를 Thevenin 등가회로로 바꾸고 각각의 회로에서 Load에 걸리는 전압을 측정하고 비교하여 우리가 배웠던 이론이 맞는지 증명할 수 있는 실험이 ... 다. 먼저 기존 회로에서의 전압 값은 0.32649V이고 PSPICE를 이용해 그 Load의 전압 값을 측정하였더니 0.326V로 오차율이 0.1503%였다. 그 다음 ... Thevenin등가 회로의 전압과 저항 값을 측정하였더니 Thevenin전압은 1.4058V로 측정되었고 이론 값은 1.406V로 오차율은 -0.0142%이다. Thevenin저항은 1

리포트 | 6페이지 | 1,000원 | 등록일 2022.01.13 | 수정일 2022.09.27

다운로드 장바구니
[결과보고서]중앙대학교 전자회로설계실습 Op Amp의 특성측정 방법 및 Integrator 설계

할지 Integrator의 캐패시터와 저항의 크기를 통해 출력 파형을 예상할 수 있었다. 4.1 (A)에서 Open Loop Gain을 측정하기 위해 회로를 구성하고 출력을 관찰했다. 이상 ... 적인 Open Loop Gain은 무한대이지만 실제 회로도 무한대는 아니지만 매우 큰 이득을 갖기 때문에 큰 출력전압을 갖게 되는데 Op-Amp에 ±15를 인가해 Saturation ... 을 관찰할 수 있었다. 캐패시터와 적당한 크기의 저항으로 구성한 Integrator 회로로 2m/s 뒤에서 올라오는 약간 둥근 삼각파를 관찰할 수 있었다.

리포트 | 5페이지 | 1,000원 | 등록일 2023.06.22

다운로드 장바구니
중앙대 전자회로설계실습 (예비) 2.Op Amp의 특성측정 방법 및 Integrator 설계 A+

전자회로설계실습 예비보고서(2. Op Amp의 특성측정 방법 및 Integrator 설계)제출일 :3. 설계실습 계획서3.1 Offset Voltage, Slew Rate3.1 ... 하여 100 Hz에서 Gain이 100 (V/V), 1000 (V/V)인 Inverting Amplifier를 설계하고 회로도를 제출한다.- Gain : 100 (V/V) - Gain ... 를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.(B) Offset voltage가 있을 때, (A)번에서 설계한 적분기

리포트 | 8페이지 | 2,500원 | 등록일 2021.09.10 | 수정일 2021.10.26

다운로드 장바구니
[중앙대 전자회로설계실습 2 예비보고서] Op Amp의 특성측정 방법 및 Integrator 설계

설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계1. 목적OP Amp의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현, 측정 ... 이 100 (V/V), 1000 (V/V) 인 Inverting Amplifier를 설계하고 회로도를 제출한다.(B) 두 회로에 대해 유한한 크기의 open loop gain을 고려 ... Vpp의 삼각파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.가 0이라고 가정했을 때,를 이용하면 이므로 을 구할 수

리포트 | 6페이지 | 1,000원 | 등록일 2021.08.09

다운로드 장바구니
[A+][중앙대학교 전자회로설계실습] 실습2 Op Amp의 특성측정 방법 및 Integrator 설계 예비보고서

전자 회로 설계 실습설계 실습 2. Op Amp의 특성측정 방법 및Integrator 설계과목명전자회로설계실습담당교수제출일2021.03.28.작성자3.1.1 Offset ... 이 100 (V/V), 1000 (V/V)인 Inverting Amplifier를 설계하고 회로도를 제출한다.그림 2 Gain 1000(V/V)그림 3 Gain 100(V/V)⇒(B ... Vpp의 삼각파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.⇒주파수가 1kHz이므로 주기는 1ms이다.V _{c

리포트 | 7페이지 | 1,000원 | 등록일 2022.03.17 | 수정일 2022.04.20

다운로드 장바구니
중앙대학교 전기회로설계 및 실습(전자전기공학부) 10. RLC회로의 과도응답 및 정상상태응답

이번 실험에서 RLC회로의 과도응답 및 정상상태 응답과 RL회로의 공진주파수에 대해 알아보았다. 먼저 RLC회로의 저감쇠의 경우를 살펴보았다. 사각파(Low:0V, High: 1 ... V이고 주파수: 1 ㎑, duty cycle = 50 %, Offset: 0.25V)를 공급하고 저항을 185.98옴으로 설정하여 가감쇠의 파형을 띌 수 있게 회로를 만들

리포트 | 14페이지 | 1,000원 | 등록일 2022.01.13 | 수정일 2022.09.27

다운로드 장바구니
중앙대 전자전기공학부 전기회로설계실습 2020년 2학기 A+ 자료 설계실습 8. 인덕터 및 RL회로의 과도응답

전기회로 설계실습 결과보고서설계실습 8. 인덕터 및 RL회로의 과도응답1. 서론주어진 RL time constant, 시정수를 갖는 RL회로를 설계해보고 Oscilloscope ... 에서의 RL회로 파형2. 설계 실습 결과2.1 RL회로의 파형 확인먼저 실험에서 사용할 가변저항을 1kΩ으로 맞추고 인덕터의 내부 저항을 측정하였다.이때 인덕터는 471인덕터 ... 하기에 시간이 부족하여 일정 수준까지만 충 · 방전을 반복하고 있음을 확인하였다.설계 실습 7의 RC회로 실험과 더불어 설계 실습 8 RL회로 실습을 통해 RC, RL회로의 기본

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.31

다운로드 장바구니
중앙대 전자전기공학부 전기회로설계실습 2020년 2학기 A+ 자료 설계실습 7. RC회로의 시정수 측정회로 및 방법설계

전기회로 설계실습 결과보고서설계실습 7. RC회로의 시정수 측정회로 및 방법설계1. 서론주어진 RC time constant, 시정수를 갖는 RC회로를 설계해보 ... 확인④ 오실로스코프의 잘못된 연결 방법⑤ Offset 유무에 따른 RC회로 파형⑥ 낮은 주파수에서의 RC회로 파형2. 설계 실습 결과2.1 DMM의 Input Impedance ... 고 Oscilloscope을 이용하여시간에 따라 Capacitor와 저항에 걸리는 전압 변화를 그래프로 확인해본다. 그리고 RC회로에서 Capacitor가 충전 및 방전되는 시간을 타이머로 직접

리포트 | 8페이지 | 1,500원 | 등록일 2021.10.31

다운로드 장바구니
[A+][결과보고서] 중앙대 전자회로설계실습 2.Op amp의 특성측정 방법 및 Integrator 설계

ㅇ설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계 결과보고서4.1 Offset Voltage 측정 (DC power supply의 전압을 ±15 V로 설정 ... gain은 굉장히 큰 값을 가지기 때문이다. 따라서 이 회로를 이용해 offset voltage를 구하는 과정은 옳지 않다.(B) Offset 측정: 3.1.2 (A)에서 설계한 두 ... 한다.)(A) Open Loop Gain: 그림 4.1의 회로를 bread board에서 구현하고 그 출력 파형을 제출한다. 왜 그러한 출력이 나오는 지 그 이유를 기술한다.출력

리포트 | 8페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기