중앙대학교 전기회로설계 및 실습(전자전기공학부) 7. RC회로의 시정수 측정회로 및 방법 설계

소개글

담당 교수님은 심xx 교수님이며 보고서를 젤 꼼꼼하고 엄격하게 보십니다.
보고서 형식을 전부 맞추어 작성하였습니다.
원하시는 부분을 가져다가 쓰셔도 좋을 것 같습니다!
성적은 A+가 나왔습니다.
"중앙대학교 전기회로설계실습(전자전기공학부) 7. RC회로의 시정수 측정회로 및 방법 설계"에 대한 내용입니다.

목차

1. 요약
2. 서론
3. 본론
4. 결론
5. 감사의 말

본문내용

1. 요약: 이 실험에서 RC회로를 설계하고 이를 측정하는 방법을 알기 위한 실습을 하였다. RC회로에서 시정수를 구해주기 위한 실험을 하였는데 먼저 DMM의 내부 저항을 구해주었다. Voltage divider를 이용해 내부저항 10.0787M옴을 구했고 이를 이용해 RC회로를 구성해주었다. Time constant는 22.4755s로 나왔다. 시간이 time constant와 같을 때 DMM에 걸리는 전압은 초기전압의 36.79%으로 이때의 시간 값을 3번 측정하였는데 각각 22.14s, 22.11s, 22.06s 만큼 나오므로 평균값은 22.1033s이므로 오차율은 -1.6560%임을 알 수 있었다. 사실 원하는 전압값을 Osciloscope로 손으로 조절해줘야 하고 시간 값을 측정할 때 직접 타이머를 이용해 측정하기 때문에 오차가 발생했다고 예상한다. 하지만 오차율이 -1%내외로 나와 잘된 실험이라고 할 수 있다. 다음은 RC=10us가 되는 회로를 구성하고 입력 전압을 사각파로 구성해 주었다. 그리고 시정수를 구해주기 위해 해당 전압에서의 시간 값은 8.8us로 오차율이 -12%임을 알 수 있었다.

참고 자료

없음