"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 3,201-3,220 / 4,695건

결과보고서 실험 2. CMOS 회로의 전기적 특성

< 결과보고서 : 실험 2. CMOS 회로의 전기적 특성 >< 목 적 >High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 ... 있지만, 만약 Analog 오실로스코프를 사용시 정확한 '㎱'단위의 시간 측정이 어렵다.< 실험 고찰 >실험 2. CMOS 회로의 전기적 특성을 통하여 High-speed ... 동작을 확인한다.< 실험 과정 및 결과 >실험 1. Logic Levels & DC Noise Margins(1) DC 전원공급기는 VIN과 VCC를 위해 2개 채널을 모두 사용

리포트 | 6페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
NAND와 NOR 게이트 및 논리함수의 간략화

형 AND 와 결선형 OR를 익힌다.2) 드 모르간의 정리를 증명하고 논리회로의 간략화를 보이고 카르나도법 및 테이블법에 의한 논리함수의 간략화를 익힌다.4. 모의 실험 결과(1 ... 의 실험은 논리소자도 몇 개한되고 연결선도 얼마 안 되어 실험값을 뽑아 낼 수 있었으나 개방컬렉터 TTL NAND 게이트 결선회로는 모의 실험을 하는데 있어도 측정치가 기존의 측정 ... 1. 제목 : NAND와 NOR 게이트 및 논리함수의 간략화2. 소속 : 전자 정보 학부학번 :이름 :3. 실험목적1) NAND와 NOR 게이트의 동작 특성을 이해하고 결선

리포트 | 5페이지 | 2,000원 | 등록일 2010.11.12

다운로드 장바구니
vhdl을 이용한 카운터 설계

1. PurposeIf문과 When문으로 이루어진 3비트 up/down 카운터를 바탕으로 3비트 binary / gray 카운터를 설계한다. Testbench를 임의로 설정하여 직접 상태표처럼 값이 도출되는지 확인할 수 있다.2. Problem Statement① De..

리포트 | 6페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
판매자 표지

1.Basic Gates[예비]

에 여러개의 논리회로의 출력을 한꺼번에 묶을 수 있다.) ② 위의 그림에서 여러개의 출력중에 단 1개라도 ‘L’상태이면 다음단의 입력은 ‘L'로 결정된다. 그러나, 이들 출력이 모두 ... 적으로 ‘L'상태가 입력되며, 스위치가 떨어져 있을 경우에는 저항을 통하여 디지털 회로에 확실하게 ’H'상태의 논리값이 입력된다.)이러한 스위치 입력회로에서 만약 풀업저항을 사용하지 않 ... 1. 실험방법 (1)에서처럼 2-input gate를 이용하여 3-input OR, NAND, NOR gate를 실 험하려 한다. 각각의 logic diagram을 그려라.① 3

리포트 | 4페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
디지털실험 - 4비트 전감가산기 설계 결과레포트

*************01000111010100010010010101110010111111101000010101111001011100110111100101110100110100011011112. 실험 결과 사진4비트 전감가산기 회로도SAnBnCn-1SnCn0011010SAnBnCn-1SnCn0100010왼쪽 표와 같을 때 ... 을 피감수에 더함으로써 실현된다.이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다. 또한 뺄셈을 실현하는 논리회로를 구성하여 뺄셈을 할 수도 있다. 이 방법에서는 각 감수 ... 의 결과값 사진들☞ 비고 및 고찰이번 실험은 4비트 전감가산기 설계하는 방법을 익히고, 반가산기, 반감산기, 전가산기, 전감산기 각각의 기능 및 주요한 차이점을 비교 분석 해 봄

리포트 | 6페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
실험2결과[1].CMOS회로의.전기적특성

한다는 것을 알 수 있다. 이는 이 회로의 VILmax와 VIHmin이 입력 전압의 변화에 관계없이 일정하다는 것을 뜻한다.Schmitt-Trigger Inverters실험 1 ... 과 마찬가지로 DC 전원공급기 2개 채널을 모두 사용한다. 첫 단계로 VCC = 4.5V, VIN = 4.5V로 설정하여 다음 회로를 구성한다. (오실로스코프 설정 동일.)실험 1 ... 수 있다. 이는 슈미트리거 인버터 회로의 특징인 VT+, VT- 때문이다. 입력이 감소할 때 출력이 바뀌는 지점(실험에서 2.6V)을 VT+, 입력이 증가할 때 출력이 바뀌는 지점

리포트 | 5페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
중첩의 정리와 가역정리-결과

중첩의 정리와 가역정리이 름 :학 번 :실 험 조 : 14조실험날짜 : 2011. 10. 271. 실험결과중첩의 정리와 가역정리를 실험적으로 확인하였다. 회로의 임의의 점 ... 에서의 오차 :(2) 오차의 원인첫째. 전원공급기의 전압공급 문제중첩의 정리에서 직류전원공급기를 이용하여 매 실험시 일정량의 전압을 회로에 인가하였다. 총 두 번의 전압변환이 이루어진다 ... 는 최소한의 통일성을 우해 소수 셋째자리까지를 유효숫자로 정하고 실험값을 분석하였다.Solution>> 최초 측정시부터 유효숫자 범위를 정한 뒤 실험에 임한다.셋째. 회로의 가열 문제

리포트 | 9페이지 | 1,500원 | 등록일 2011.12.04 | 수정일 2013.11.16

다운로드 장바구니
4. 디코더,인코더 및 다중화기 역다중화기 7세그먼트 디코더

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목4디코더/인코더 및 다중화기 역자중화기, 7세그먼트 디코더실험 일자제출자 이름제출자 학번팀원 이름팀원 학번 ... Chapter 1. 관련 이론(Theoretical Background)1. 디코더(Decoder)디코더(decoder)는 N bit 2진 입력 코드를 2N개의 출력으로 변환하는 논리회로 ... ~9까지 10개이며 출력은 BCD코드에 대응하여 4개이다.3.다중화기(MUX, multiplexer)여러 개의 입력을 받아 그 중 하나의 입력만을 선택하여 출력하는 논리회로를 다중

리포트 | 9페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
신호분석과 전기량 측정실험

는 알고리즘들의 결합이다.Ⅲ. 실험기구명ⅰ. Multi-testerMulti tester는 회로 시험기, Multi-meter라고도 하며 전기 회로의 통전 시험과 전압 및 전류 등 ... 에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공 ... **신호분석과 전기량 측정실험***Ⅰ. 실험목적테스터(Multi-meter)와 함수발생기, 전압발생기 그리고 오실로스코프 등 측정 장치의 사용방법과 각각 기기의 특징을 실험

리포트 | 15페이지 | 2,500원 | 등록일 2012.05.12

다운로드 장바구니
4개의 입력과 1개의 출력을 가지는 회로를 여러 가지 방식으로 표현하고 이를 VHDL로 표현

. VHDL 코드 구성(3) Decoder를 이용한 회로의 VHDL 표현 ① Decoder 설계로만 코딩이 끝나는 것이 아니라, 코딩 이후 이전에 설계한 회로와 같은 논리값을 가지 ... 이 끝나는 것이 아니라, 코딩 이후 이전에 설계한 회로와 같은 논리값을 가지는 몇 개의 출력단자를 OR Gate로 묶어 설계하였다.3. VHDL 코드 구성(4 ... Team-project과제 44개의 Input A, B, C, D를 이용하여 1개의 Output S를 출력하는 회로를 설계하여 이를 VHDL로 표현한다. 코드는 AND, OR

리포트 | 34페이지 | 7,000원 | 등록일 2010.06.24

다운로드 장바구니
논리 게이트 결과 보고서 & 추가 논리 게이트

디지털 논리회로설계 및 실습담당교수 : 신옥근 교수님제 출 일 : 2009. 10. 06 (화)제 출 자 : 20061496 최상훈20061486 조민정20061453 신봉섭실험 ... 4. 논리 게이트1. 실험 목표□ 실험적으로 NAND, NOR, 인버터 게이트의 진리표를 작성.□ NAND, NOR 게이트를 이용한 달느 기본 논리 게이트 구성.□ ANSI ... 를 포함하여 다른 부울 논리 함수를 합성하는데 사용될 수 있다.이번 실험에서 NAND와 NOR 게이트와 이들 게이트의 몇 가지 조합에 대한 진리표를 테스트해 볼 것이다. 두 개의 진리표

리포트 | 9페이지 | 2,000원 | 등록일 2011.01.05

다운로드 장바구니
[논리회로]오픈컬렉터와 3상태 버퍼 / 인버터

의 동작을 이해하고, 이의 사용법을 익힌다.2. 기본 논리회로의 측정방법과 구성방법을 익힌다.[기본이론]1. 오픈컬렉터(open collector)그림 3.1의 출력 트랜지스터 ... {입 력출 력GAY0010101XHi-Z{입 력출 력GAY0000111XHi-Z{[실험]{8 - 41. 그림 3. 6의 회로를구성하고, 표 3. 5에 기입하시오.{{{2. 그림 3 ... 00000000100010000110010000101001100011101000010010101001011011000110101110011111[고찰]이번 실험을 통해서 오픈 컬렉터 게이트의 특성과 와이어드 AND, OR 회로를 익히고, 3-상태 TTL 버퍼와 인버터의 동작을 이해하는 실험이었다. 우선, 나는 실험1번

리포트 | 9페이지 | 1,500원 | 등록일 2004.08.27

다운로드 장바구니
결과보고서 실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)

ounter)의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아본다.< 실험 과정 및 결과 >1) 시프트 레지스터(1) 그림 1의 회로를 구성하라. 스위치 ... 가 한 번에 한 차례씩 이동하는 기억 소자로, 우리가 실험한 것은 오른쪽으로 이동하는 것을 확인 할 수 있기 때문에shift-right 레지스터이다.2) 집적회로 시프트 레지스터이 ... 여 표 5를 완성하라.Shift PulseL0L1L2L3L40LLDDD1DLLDD2DDLLD3DDDLL4LDDDL5LLDDD6DLLDD7DDLLD→ 실험은 집적회로 시프트 레지스터

리포트 | 5페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
판매자 표지

대입자기소개서

어서 꾸준히 노력하여 5학기 내내 1등급을 받았습니다. 수학 등급을 볼 때면 마음에 훈훈하고 떳떳한 생각이 들 때가 많습니다. 2학년 때는 디지털논리회로, 멀티미디어, 전자회로, 정보 ... 등 전공학습에 열심을 내겠습니다. 3학년 때는 전공심화과정인 공학설계, 전자회로실험Ⅱ, 등 전자공학 중에서 전자회로 관련한 이론과 실전 능력을 쌓겠습니다. 전공자가 전문적인 기초 ... 지식 완성하고자 합니다. 4학년 때는 초고주파 공학실험, 집적회로I, 전자공학 종합설계Ⅱ, 집적회로II 와 같은 전자회로 관련 담당교수님의 도움을 받아 저만의 특별한 논문을 작성

자기소개서 | 5페이지 | 4,900원 (20%↓) 3920원 | 등록일 2013.06.12 | 수정일 2020.09.23

다운로드 장바구니
xilinx를 이용한 FPGA실습

14주차 과제FPGA 실습1. 설계 배경 및 목표• RoV-Lab 3000을 이용하여 FPGA를 실습한다. • RoV-Lab 3000의 사용법을 숙지하고 구조와 각 부분별 역할을 확인한다. • 3가지 예제 LED1, 2, BUZZER를 설계하고 그 결과를 RoV-Lab..

리포트 | 13페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
3.반가산기 및 전가산기

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목3반가산기 및 전가산기실험 일자제출자 이름제출자 학번팀원 이름팀원 학번Chapter 1. 관련 이론 ... 으므로 합(S)과 캐리()의 위의 식은 다음 식과 같다.따라서 위의 식에 의해 논리회로를 그리면 그림 (a)와 같으며 기호로는 (b)를 사용한다.또한 전가산기는 반가산기(HA) 2개 ... 하여 그림 3-2에 그려라.이렇게 구성할 수 있다.(6)그림 3-2에 작성한 회로 그림을 Gate를 이용해 연결하고 실험한 결과표를 표 3-6에 기록하여라.입력출력ABCSC(i+1

리포트 | 6페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
[논리회로]인코더와 디코더

. 일반적으로 논리회로는 처음부터 2진부호의 신호를 발생하기 때문에 전용 IC화된 것은 드물다. 그러므로 필요에 따라서 8421코드로 변환시키는 장치를 고려하면 다음과 같다. 인코더 ... 하는 회로에 관한 것을 의미한다. 만약 n개의 비트로 구성된 2진 코드를 입력하면 최대 2nro의 출력을 갖는 조합 논리회로로 AND 게이트가 사용된다. 이 때 n 비트의 정보 중 ... 로 변화시켜 독립적인 서로 다른 출력선으로 변환하는 조합회로로서 실험을 통해 얻은 결과 값과 이론 값을 서로 비교해보면서 이들의 원리를 보다 쉽게 이해할 수 있었다. 우선, 우리조

리포트 | 6페이지 | 1,500원 | 등록일 2004.08.27

다운로드 장바구니
[논리회로]감산기

5. 감 산 기[목적]1. 반감산기와 전감산기의 원리 이해한다.2. 감산기의 동작을 실험을 통하여 확인한다.[기본이론]1. 반감산기(Half Subtractor)그림 5-1 ... 한다. 반감산기의 진리표와 논리도를 표 5-1과 그림 5-2에 나타내었다. 피감수 x 와 감수 y에 의하여 얻어진 차와 자리내림이 발생한다. 연산시 피감수가 감수보다 작은 수일 때 ... 게 되어 차 dn=1을 얻게된다. 이와 같이 입력 An - Bn - bn에 대하여 출력 bn+1, d로 표시되는 것을 전감산기라한다.전감산기의 진리표와 논리도를 표 5-2와 그림

리포트 | 8페이지 | 1,500원 | 등록일 2004.08.27

다운로드 장바구니
[9주차] DIGITAL CLOCK

과 목 : 논리회로설계실험과 제 명 : Digital Clock 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 : 3학년이 름 :제 출 일 :논리회로설계실험 ... - Digital Clock7조 ( 유광위 / 박석호 )0. PurposeFPGA회로 설계 검증용 장비인 RoV-Lab을 이용하여, 기본적인 DIGITAL CLOCK을 구현한다. 이 ... 한다.1. Back Ground. RoV-Lab 3000그림 . Rov-Lab 3000LoV-Lab 3000은 회로 구현 및 실제 동작 테스트에 이르는 전과정에 필요한 Kit와 각

리포트 | 13페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
전자공학실험2 예비(4장)

----------------- 3-4p목적① MOSFET을 이용한 차동 증폭기의 동작원리와 회로 특성 학습② 차동 증폭기의 이론 내용을 실험적 검증내용4.2.1 차동 증폭기 ... 영역에서 동작한다.,생각이번시간에는 MOSFET을 이용한 차동 증폭기의 동작원리를 알아보는 실험인데 이는 전자회로2 시간에 이론으로써 충분이 배운 내용이다. 회로를 꾸며서 공통 ... 전자공학실험2- 예비보고서 -[4장. 차동 증폭기]- 목 차 -목적 -------------------- 1p내용4.2.1 ---------------- 1p 4.2.2 ----

리포트 | 6페이지 | 1,000원 | 등록일 2012.04.09

다운로드 장바구니

이전10개 156 157 158 159 160161162 163 164 165 다음10개

파워링크

신청하기