"등가축전기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

ac12 다단증폭기 시상수 단위 rlc 공진회로 ac10 시상수 측정 전자회로실험

판매자 표지는 다운로드시 포함되지 않습니다.

"등가축전기" 검색결과 301-320 / 406건

(일반물리학 실험)RLC 교류 회로 예비 레포트

에서 총저항(등가저항)역할을 하는 것은 일반적으로 통칭하여 임피던스라고 한다.5) 직렬 RLC만의 회로?? 이제 저항, 인덕터, 축전기가 그림 1과 같이 직렬로 연결되어 교류전원 ... , 멀티미터, 리드선4. 이론??1) 교류전원이 회로에 연결된 경우 전원은 일반적으로 V = V0sinωt 로 나타낼 수 있다. 회로의 구성원은 저항(R), 인덕터(L), 축전기(C)등 ... , 축전기라면 X = XC 로 표시된다. XL, XC 에 대해서는 아래에서 설명한다.???2)?R만의 회로? ?(그림 1의 회로도에서 두 점 ㄴ과 ㄹ을 도선으로 연결함으로써 얻어진다

리포트 | 7페이지 | 1,000원 | 등록일 2008.01.31

다운로드 장바구니
임피던스(Impedance) 및 저역 통과 필터, 고역 통과 필터, 임피던스 매칭, 어드미턴스 조사

하며, 임R+jX로 표현한다.▶ 축전기 (Capacitor)▶ 전기용량 리액턴스(capacitive reactance)이 리액턴스를 다음과 같이 복소 임피던스로 정의하면 편리하다.▶ 코일 ... , capacitor) 성분들이 합성된 종합 임피던스. 일반적으로 입력 임피던스란 수신계 또는 증폭기의 입력 측의 저항과 정전용량의 총 합을 말한다.2) 출력 임피던스(output ... 의 전류를 부하 저항에 흘리려면 어떻게 해야 할까. 코일의 j62.8Ω이 없어지면 된다. 그러나 현존 하는 것을 없앨 수는 없다. 그러므로 등가적으로 소거하면 된다. 구체적으로는 j62

리포트 | 10페이지 | 2,000원 | 등록일 2007.10.09

다운로드 장바구니
Active Filter Circuits

upplyComponents : Resistors(10?, 100k?), Capacitors(0.001μF), Transistors and ICs(301 IC)4. 관련 이론ACTIVE ... /decade로 감소하는 성질을 갖는 필터로서 다음과 같이 구성됩니다.+단자와 -단자의 전위가 같으므로 오른쪽 그림과 같이 등가회로를 그리면, R||2C = R / (1 + 2sCR

리포트 | 2페이지 | 1,000원 | 등록일 2009.04.28

다운로드 장바구니
인덕턴스와 RC 시정수0k

한 저항 1개인덕터? 대용량(7-10H) 1개 (Magnet다-Triad #C8X 7X, 240Ω, 75mA ; Magnet다-Triad #C3X 10H, 500Ω, 50mA 또는 등가 ... 는 LCR미터 또는 캐패시터 / 인덕터 분석기에 의하여 실험적으로 구할 수도 있으며 병렬연결 된 인덕터에 걸린 전압과 회로에 흐르는 전류를 측정하여 간접적으로 구할 수도 있다. 즉 ... parallel0.214.882.4316.65실험 38. RC 시정수1. 실험 목적(1) 저항을 통하여 캐패시터가 충전되는 시간을 실험적으로 결정한다.(2)저항을 통하여 캐패시터가 방전

리포트 | 9페이지 | 4,300원 | 등록일 2009.06.28

다운로드 장바구니
고주파 증폭 회로

전 자 회 로 실 험학 과 :학 번 :이 름 :■ 제 목고주파 증폭 회로■ 목 적저주파 실험에서 고찰했듯이 결합 캐패시터와 바이패스 커패시터가 증폭도를 저하시키는 커다란 요인 ... 에 의한 영향이라면 고주파 효과는 주로 트랜지스터 내부 커패시턴스의 영향으로 발생한다. 높은 주파수 대역에서 트랜지스터를 해석하기 위해서는 트랜지스터 내부의 영향을 상세히 등가 ... 가 줄어든다는 것을 의미한다. 이 영향을 등가적으로 표시한 것이 그림 4 ,5이다.그림 5에서 볼 때 매우 높은 주파수 대역에서는 입력 임피던스의 극한치인 Rbb로 되어 Rbb의 값

리포트 | 4페이지 | 1,000원 | 등록일 2007.11.02

다운로드 장바구니
구형파 발생기 회로 구성 및 시뮬레이션 결과 예비레포트

에 있는 RC회로는 진상(Lead)회로이고, 점선밖의 RC 회로는 지상(Lag)이다. 낮은 주파수()에서는 점선내의 캐패시터의 높은 리액턴스로 인해 진상회로가 우세하고, 주파수 ... 가 증가함에따라()점선내의 캐패시터의 리액턴스가 감소하여 출력이 증가하게 되므로 지상회로가 우세하게 된다.그림6(a)에 위상 선행-지연회로를 궤환회로로 사용한 빈 브리지 발진기를 나타내 ... 었으며, 그림6(b)는 이에 대한 등가회로이다. 그림6(a)에서 상단 점선부분은 비반전 증폭기이므로 전압이득은 다음과 같이 결정된다.그림6(b)의 등가회로에 대해 발진이 일어나

리포트 | 19페이지 | 3,500원 | 등록일 2011.04.22

다운로드 장바구니
저주파 증폭 회로

전 자 회 로 실 험예 비 예 포 트 (6장)학 과 :학 번 :이 름 :■ 제 목저주파 증폭 회로■ 목 적지금까지는 모든 캐패시터가 저주파에서는 개방되고 고주파에서는 단락 ... 회로의 등가는 그림 2처럼 커패시터를 대체시킬 수가 있다. 그 결과 고주파에서 V0 = Vi로 된다. 그러나 f = 0Hz에서는이고 그림 3처럼 커패시터를 개방회로로 놓을 수 있 ... 전압은 전압 분배 법칙에 의하여 다음과 같이 된다. 여기서 Vo의 크기는그러므로이고 20log Av = -3dB 이다.□ RC 결합 증폭회로의 등가 회로 해석RC 결합 증폭회로라고

리포트 | 4페이지 | 1,000원 | 등록일 2007.11.02

다운로드 장바구니
MOS Common Source Amplifier

전원공급장치 1 신호발생기1 브레드 보드 2 저항 10MΩ, 10KΩ1 DMM 2 캐패시터 0.1uF1 오실로스코프1 MOS CD4007§ 이론요약(1) 이상적인 DC 전류원 부하 ... 원을 부하로 가지는 회로를 고려한다. MOSFET이 포화 영역에서 동작할 때 저주파 소신호 등가회로 모델은 그림 2-1(b)와 같다.3. 이 등가회로로부터, 저주파 소신호 전압이득 ... 증폭기의 경우와 유사하며, 단지 Q2의 출력저항 개2가 Vo에 병렬로 추가된 점이 다르다.2. 이 등가회로로부터, 저주파 소신호 전압이득 Av를 계산하면 다음 식으로 표시된다.저항

리포트 | 6페이지 | 1,000원 | 등록일 2008.04.04

다운로드 장바구니
직렬과 병렬 회로 예비, 결과 실험 보고서

필요한 전압의 양직렬: 대상을 하나의 연속선상에서 연결하는 것병렬:몇 개의 도선(導線)·축전기·전지 등의 두 단자(端子)를 공통된 두 단자에 연결하는 일직렬: 각 저항에 걸리는 전류 ... 는 두 저항을 직렬과 병렬로 연결하는 회로를 만드는 것이다. 그것을 이용하여 두 저항의 등가저항(equivalent resistance)을 옴의 법칙을 이용해서 결정할 수 있다.실험 ... 목적? 직렬회로와 병렬회로에서 전류의 흐름을 공부한다.? 직렬회로와 병렬회로에서 전압을 공부한다.? 직렬회로와 병렬회로의 등가저항을 옴의 법칙을 이용하여 계산한다.실험도구Power

리포트 | 7페이지 | 1,000원 | 등록일 2010.10.14

다운로드 장바구니
능동여파기 실험 결과보고서

의 비율로 이득이 감소함을 알수 있다 캐패시터는 낮은 주파수영역에서개방회로로 등가되므로 여파기 회로는 voltage follower로 작동한다2차 저주파여파기에서의 차단주파수 fc

리포트 | 5페이지 | 1,000원 | 등록일 2009.02.24

다운로드 장바구니
[전자실험]슈미트 트리거

로 등가시킬 수 있으므로 위 회로에서의 입력오프셋은 연산 증폭기를 포화시킬 수 있다. 이것을 피하기 위해 보통 캐패시터 양단과 병렬로 저항 R2를 연결해준다. 전형적으로 이 R2 ... 는 전압이 올라가는 상승시간 t1보다 훨씬 더 짧다♠톱니파 발생? 톱니파는 적절한 RC시정수를 이용하여 캐패시터를 충전 및 방전시킴으로서 생성할 수 있다. 톱니파발생기는 램프기능 ... 컬렉터전류를 차단시키고 이에 따라 펄스가 가해지기 전에 0에 가깝운 값이었던 Q의 컬렉터전압은 +Vcc의 컬렉터 소스전압값으로 상승을 시도한다. 그러나 캐패시터 C2 양단의 전압

리포트 | 9페이지 | 1,000원 | 등록일 2007.05.20

다운로드 장바구니
반전증폭기

offset의 영향을 감소시킨다.- 전원측의 Bypass Capacitor는 전원의 Local 임피던스를 낮추어 동작을 안정화시키는 용이고, 0.01㎌～ 0.1㎌을 사용한다. ... 을 받기 쉽다. 결국 증폭도의 오차가 발생하는데, 입력저항 Ri 을 낮추지 않고 증폭도를 안정하게 높이는 방법은 다음과 같다.(왼쪽 그림은, 분압 귀한(feedback)한 그림을 나타내고, 오른쪽 그림은, 이를 다시 등가적으로 그린 그림으로써, 증폭도는

리포트 | 3페이지 | 1,000원 | 등록일 2008.05.14

다운로드 장바구니
예비보고서-_실험5_트랜지스터_증폭회로1

에 결합커패시터(coupling capacitor)라 한다. 결합커패시터는 Q점을 이동시키지 않으면서 교류신호를 증폭기로 결합시켜 주기 때문에 중요하다. 결합커페시터가 적절히 동작 ... 적어야 한다는 뜻이다. 이 10:1 규칙이 만족될 때, 그림과 같이 등가회로로 대체될 수 있다.그림 a의 임피던스의 크기가로 주어지며, 최악의 경우를 이 식에 적용하면이 된다 ... 로 가 개방된 상태에서의 출력단 전압에 해당하므로 무부하 상태의 입출력 전압 관계식으로부터이 된다.증폭회로의 컬렉터 저항이 테브난 등가저항, 즉 증폭회로의 출력 임피던스로 작용

리포트 | 20페이지 | 2,000원 | 등록일 2011.04.15

다운로드 장바구니
물리결과보고서(R-C회로R-L회로)

적인 시상수를 결정하여=RC 와 이론값을 비교한다.3.이론많은 전자 회로의 동작은 직렬 또는 병렬로 연결된 축전기와 저항의 성질에 의존한다. 이번 실험에서는 매우 간단한 RC 직렬 ... 전압계와 같이 행동한다. 이제 회로가 어떻게 동작되는지를 알아보자. RC 회로의 기본적인 이론에 의하면, 만약 시간이 영인 초기에서 축전기 양단 전압이 V?라 하고 스위치가 Vf ... 로 연결되면 축전기 양단 전압 V(t)는 다음과 같이 지수적으로 Vf 에 도달한다.V(t) = Vf + (V? - Vf)e-t/RC여기서 R은 R = Re +R1 으로서 C

리포트 | 5페이지 | 1,000원 | 등록일 2008.01.12

다운로드 장바구니
Cascode Amplifier

.3KΩ, 18KΩ4 캐패시터 1uF(2), 10uF(2)1 오실로스코프2 BJT Q2N3904§ 이론요약1. CE 증폭기와 비교하여 비슷한 이득과 더 넓은 대역폭을 가지는 증폭기 ... 이득은 식 (2)과 같아진다. 따라서 CE 증폭기와 같은 이득임을 쉽게 알 수 있다.,,(1),(2)3. 낮은 주파수 응답 특성은,,,에 의해 결정되며, 각 캐패시터의 c ... apacitance와 등가저항의 곱의 역수를 합한 것이다. Cascode 증폭기의 낮은 주파수 응답 특성은 CE 증폭기와 같은 특성을 보인다.4. 높은 주파수 응답 특성은,에 있는,에 의해

리포트 | 8페이지 | 1,000원 | 등록일 2008.04.05

다운로드 장바구니
[전자회로] 주파수응답 예비와 결과

of dealing with a situation where the voltages at both ends of a capacitor change at the same time ... actually happens with the voltage, we can say that this is equivalent to having a larger capacitor.Say ... voltage change)*(the gain of the circuit). Thus the change in voltage across the capacitor is not just the

리포트 | 21페이지 | 1,000원 | 등록일 2004.11.18

다운로드 장바구니
반전증폭기

- Ri // Rf 저항은 전류 offset의 영향을 감소시킨다.- 전원측의 Bypass Capacitor는 전원의 Local 임피던스를 낮추어 동작을 안정화시키는 용이고, 0.01 ... 는 방법은 다음과 같다.(왼쪽 그림은, 분압 귀한(feedback)한 그림을 나타내고, 오른쪽 그림은, 이를 다시 등가적으로 그린 그림으로써, 증폭도는A = R2/R1 = {R2+R3+(R2+R3)/R4}/R1

리포트 | 3페이지 | 1,500원 | 등록일 2008.05.05 | 수정일 2014.01.21

다운로드 장바구니
2. MOS COMMON SOURCE AMPLIFIER WITH ACTIVE LOAD

DMM? 1 오실로스코프? 1 신호발생기? 2 저항 1MΩ 10kΩ? 2 캐패시터 0.1uF? 1 MOS CD4007? 이론요약(1) 이상적인 DC 전류원 부하 공통 소스 증폭기1 ... 등가회로로부터, 저주파 소신호 전압이득 Av를 계산하면 다음 식으로 표시된다.(2)전류거울로 된 전류원 부하 공통 소스 증폭기1. 그림2-2(a)는 PMOS 전류거울로 된 전류원 ... 소스 증폭기2. 이 등가회로로부터, 저주파 소신호 전압이득 Av를 계산하면 다음 식으로 표시된다.? 실험 순서1. 그림 2-3처럼 회로를 구성한다.< 그림 2-3 > 전류거울로 된

리포트 | 6페이지 | 3,000원 | 등록일 2007.12.21

다운로드 장바구니
[기초회로실험] 6주차 실험 25, 26, 31, 33장 예비보고서입니다.

. 실험 목적(1) 단일 전압원을 갖는 직류회로의 테브닌 등가전압()과 등가저항 ()을 결정한다.(2) 직-병렬회로의 해석에 있어서와의 값을 실험적으로 입증한다.2. 관련이론임의의 2 ... 하고 회로망 내의 전원도 제거한 상태에서의 부하단자 사이의 저항값이다.= 6V결과적으로 테브닌의 등가회로는 아래와 같이 된다.3. 실험 준비물전원장치? 0~15V 가변 직류전원측정계기 ... 결정된다.24) COUPLING : 동기신호의 결합 방식을 선택하는 스위치AC : 캐패시터를 통해 결합, 10Hz 이하의 신호는 감쇄된다.HF REJ : LOW-PASS

리포트 | 16페이지 | 1,000원 | 등록일 2010.12.05

다운로드 장바구니
직렬공진회로, 병렬공진회로

는 Inductive저항과 Capacitor의 저항이 같을 때의 주파수이다.? 공진주파수보다 높은 주파수 영역에서는 유도성이 되고, 공진주파수보다 낮은 주파수 영역에서는 용량 ... 성이 된다.? 회로의 임피던스는 공진주파수 영역에서 가장 높은 임피던스 값을 갖게 된다.? 그 결과로써 내부 Loop(변압기와 Capacitor간)에 매우 높은 순환전류와 높은 전압 ... .494338.62847⑥이 공진회로의 대역폭에 어떠한 영향을 주는가 설명하여라.2. 병렬공진회로의 등가저항와① 그림 9-6의 회로의과 BW를 계산하여라. 회로의 Q값을 계산

리포트 | 14페이지 | 1,500원 | 등록일 2010.03.01

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기