• AI글쓰기 2.1 업데이트
  • 통합검색(358)
  • 리포트(241)
  • 자기소개서(98)
  • 논문(14)
  • 시험자료(2)
  • 방송통신대(2)
  • 서식(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

FPGA 현대모비스 r&d 하이닉스 설계 pld 장단점 synplify vivado 에이디테크놀로지 전전설2 fpga calculator
판매자 표지는 다운로드시 포함되지 않습니다.

"fpga 구조" 검색결과 281-300 / 358건

  • 자료 표지
    VHDL의 기초 및 문법
    로는 소용량의 PAL, GAL에서 대용량의 GPLD, FPGA로 사용이 변화되고 있다.VHDL은 디지털 시스템의 기능과 하드웨어적 특징을 알고리즘에서 게이트 레벨에 이르기까지 여러 레벨 ... 될 수 있다. 또한 회로의 문서화가 용이하다.1.2 VHDL의 회로 설계 구조▶ 엔티티(Entity) - 가장 기본적인 회로 설계 단위로 entity 선언부 ... 을 나타낸다.> 아키텍처 몸체(architecture body)- 하드웨어의 내부적 측면을 나타내며 동작과 메모리맵표현의 기술방법에 따라 동작적표현,자료흐름표현, 구조적표현으로 나눌
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2010.09.27 | 수정일 2019.01.02
    다운로드 장바구니
  • 자료 표지
    ioremap()함수를 이용한 Key pad/Fnd Device Driver의 설계
    #include #define KEY_MAJOR 233#define KEY_NAME "key"#define SCAN_NUM 4#define FPGA_KEY_OUT 0x11D00000 ... #define FPGA_KEY_IN 0x11E00000#define KEYOUT (*((volatile unsigned char *)vaddr_key_out))#define KEYIN ... timer_list key_timer_str; // kernel timer 구조체를 정의 //static void key_timer_function(unsigned long ptr
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2010.06.18
    다운로드 장바구니
  • 자료 표지
    디지털 공학 설계프로젝트 팀별 최종 발표 PPT
    시스템의 기능과 구조 등에 대하여 습득 할수 있는 좋은 기회가 되었습니다.*FPGA 보드 구현 - 1■ 구현과정3개의 입력버튼을 이용하여 모드 설정 및 변수값 변경 실시 - MODE1 ... )3주차 (6/4~10)4~5주차 (6/11~27)진행정도제안서 발표 (기능 구상)디지털 시계 기능 분석기능별 VHDL 구현VHDL 통합 컴파일 / 디버깅FPGA보드 구현진행률0 ... 12시 30분 47초)*설계 변경사항 및 문제점, 고찰최초 계획에 따라 컴포넌트(Component)를 이용한 구조적 표현으로 디지털 시게를 구현하기 위하여 각각의 블록을 만들
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2010.10.23
    다운로드 장바구니
  • 자료 표지
    현대자동차 합격 자기소개서 (2008년 하반기)
    자 이내제 연구는 휴머노이드 로봇 팔을 제어하기 위한 신경회로망 제어기의 FPGA 기반의 구현에 관한 것입니다. FPGA 기반에서 연산량이 많은 신경회로망을 구현하기 위해 프로세서 ... 구조의 설계를 채택했으며, 이를 지원하는 명령어 셋을 설계하였습니다. 코드 레벨에서 제어기를 설계할 수 있는 유연성으로 인해 LUT(Look-Up Table) 구조에서 벗어나 ... 를 FPGA에서 설계된 프로세서를 이용하여 하드웨어로 구현하였습니다. 추종하고자 하는 좌표를 계산하기 위하여 스테레오 비전을 이용한 영상처리를 통해 3차원 공간 상에서의 좌표를 인식
    Non-Ai HUMAN
    | 자기소개서 | 2페이지 | 3,000원 | 등록일 2009.07.19
    다운로드 장바구니
  • 자료 표지
    기아자동차 합격 자기소개서 (2008년 하반기)
    의 FPGA 기반의 구현에 관한 것입니다. FPGA 기반에서 연산량이 많은 신경회로망을 구현하기 위해 프로세서 구조의 설계를 채택했으며, 이를 지원하는 명령어 셋을 설계 ... 하였습니다. 코드 레벨에서 제어기를 설계할 수 있는 유연성으로 인해 LUT(Look-Up Table) 구조에서 벗어나 효율적인 비선형 함수 근사화 알고리즘을 개발하여 적용하였습니다. 휴머노이드 ... 로봇의 팔의 6자유도 매니퓰레이터의 카테시안 공간에서의 위치 제어를 위해 역기구학식을 유도하였으며, 이를 FPGA에서 설계된 프로세서를 이용하여 하드웨어로 구현하였습니다. 추종
    Non-Ai HUMAN
    | 자기소개서 | 2페이지 | 3,000원 | 등록일 2009.07.19
    다운로드 장바구니
  • 자료 표지
    DAC(design automation conference 2007) 참관기
    들 다양한 LC 구조에 대하여 3차원 구조를 자유롭게 생성하고 결과를 분석할 수 있다.- 액정의 광학적 특성뿐만 아니라 TFT LCD 패널을 구성하고 있는 전기적 소자 성분을 고려 ... 을 이용한 FPGA 하드웨어 로직 가속기술은 ESL(Electronic System Level) 제품을 공급하는 여러 회사에서 관심을 보였고, 이는 순수 소프트웨어 모델로는 극복하기 ... 어려운 한계를 FPGA와 같은 실제 하드웨어의 연동을 통해 극복할 수 있는 기술로 부상하고 있음을 의미하며, 다이나릿시스템의 iCON-Express는 매우 시기적절하게 개발
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2008.06.03
    다운로드 장바구니
  • 자료 표지
    H264/AVC를 위한 디블록킹 필터의 효율적인 구조
    page * / 31H.264/AVC를 위한 디블록킹 필터의 효율적인 구조page * / 3101 | H.264/AVC 코덱 - H.264/AVC 개요 - H.264/AVC 코덱 ... 구성요소 02 | 디블록킹 필터 - 디블록킹 필터 개요 - 디블록킹 필터 알고리즘 - 기존에 제안된 디블록킹 필터 03 | 새로운 구조의 디블록킹 필터 구현 - 구현 목적 ... - 제안된 구조 및 알고리즘 - 기능블록 설계 - 설계 검증 및 성능 분석 04 | 결론INDEX01 | H.264/AVC 코덱H.264/AVC 개요 H.264/AVC 코덱 구성요소
    Non-Ai HUMAN
    | 리포트 | 30페이지 | 2,000원 | 등록일 2012.01.28
    다운로드 장바구니
  • 자료 표지
    임베디드 용어정리
    (FPGA)와 프로그래머블 어레이 논리 (PAL)의 복합성과 구조적 특성을 지니고 있는 프로그래머블 논리 소자 (PLD)이다. 제조된 복합 프로그래머블 논리 소자의 블럭은 논리 ... 만을 뜻하는 것은 아니다. 대개 임베디드 시스템의 전체 구조는 단가를 낮추기 위해 범용 컴퓨터 시스템의 하드웨어에 비해 의도적으로 단순화되어 있다. 예를 들어, 임베디드 시스템 ... 와 메모리사이에 직접 연결하는것을 가능하게 해서, 단일칩 시스템의 데이터 처리속도를 증가시킨다.- 출처 : http://ko.wikipedia.org/wiki/4.FPGA란?FPGA
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2009.10.15
    다운로드 장바구니
  • 자료 표지
    VHDL를 활용한 EE ATM 설계하기
    을 보면 아래와 같습니다.블록 다이어그램에서 알 수 있듯이 기능을 중심으로 구성하였으며 함수 하나당 하나의 기능을 수행하도록 구조화하여 코딩하였다.각각의 역할을 살펴보면 main ... 하여 메인함수를 구현하고 초기상태와 메뉴상태, 비밀번호 입력 상태를 구현하여 FPGA를 통해 동작을 확인하였다.2주차(11/19) - step motor, text lcd, dot
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 2,000원 | 등록일 2013.08.11
    다운로드 장바구니
  • 자료 표지
    Galileo Navigation Satellite System
    은 솔루션은 안정적이고 신뢰성이 높으며 높은 정밀도를 유지해야 한다. 디지털 신호처리 부는 간단히 다음 그림 와 같은 구조로 나타낼 수 있다. 신호 처리 구조신호처리는 FPGA 형태 ... .● Galileo 상향링크국의 안테나, 고출력 증폭기등 전과정에 대한 자세한 연구.● Galileo 탐색구조 시스템 연구.4. 결론● 위성 위치정보 서비스가 더 정확하고 안정 ... 화레벨 제어에 사용된다. S/N비의 격하와 단일성의 트레이드오프의 결과처럼 대역확산신호의 2비트 양자화 한다. RF Front End 구조③ Signal
    Non-Ai HUMAN
    | 리포트 | 53페이지 | 5,000원 | 등록일 2009.09.15
    다운로드 장바구니
  • 자료 표지
    가산기 및 감산기
    기초전자공학 실험21. Title1. 가산기 및 감산기2. Name3. Abstract실험1)1. 반덧셈기 불 함수식의 회로를 설계하고 동작을 검증한다.2. FPGA보드를 사용 ... 하여 회로도를 작성하고 보드상에서의 동작을 확인한다.실험2)1. 2진 리플캐리 덧셈기를 설계하고 제작하여 동작을 검증한다.2. FPGA 보드를 사용하여 회로도를 작성하고 보드 ... 상에서의 동작을 확인한다.실험3)1. 4 Digit Adder 중 2 Digit Adder 회로를 설계하고 제작하여 동작을 검증한다.A ? (A + B) = A2. FPGA 보드를 사용
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 2,000원 | 등록일 2009.05.28
    다운로드 장바구니
  • 자료 표지
    LS산전 합격 자기소개서 (2008년 하반기)
    입니다. FPGA 기반에서 연산량이 많은 신경회로망을 구현하기 위해 프로세서 구조의 설계를 채택했으며, 이를 지원하는 명령어 셋을 설계하였습니다. 코드 레벨에서 제어기를 설계할 수 ... 5월부터 3년에 걸쳐 수행되는 이 프로젝트는 1차 년도에는 신경회로망 연산이 가능하도록 하는 칩을 FPGA에 구현하며, 2차년도에는 구현된 신경망 칩을 이용하여 로봇에 응용을, 3차 ... 하여 FPGA에 구현하는 일을 하였으며, Altera의 Cyclone 및 Stratix2에 구현하여 그 성능을 검증하였습니다. 설계된 칩은 32비트 부동소수점 기반으로 연산이 이루어지
    Non-Ai HUMAN
    | 자기소개서 | 4페이지 | 3,000원 | 등록일 2009.07.19
    다운로드 장바구니
  • 자료 표지
    [디지털공학]디코더와인코더
    MUX의 동작을 제작하여 검증하라.2.FPGA 보드를 사용하여 회로도를 작성하고 보드상에서의 동작을 확인하라.실험2)1. Dip S/W 0~9 를 입력함에 따라 7-segment ... LED에 해당숫자가 표시될 수 있는 회로를 제작하여 검증하라.2. FPGA 보드를 사용하여 회로도를 작성하고 보드상에서의 동작을 확인하라.실험3)1. 8 by 3 Encoder ... 를 gate를 이용하여 설계하고, 모의 실험을 통해 검증하라.2. FPGA 보드를 사용하여 회로도를 작성하고 보드상에서의 동작을 확인하라.실험4)1. 3 by 8 Decoder
    Non-Ai HUMAN
    | 시험자료 | 28페이지 | 1,500원 | 등록일 2006.11.30
    다운로드 장바구니
  • 자료 표지
    # IC칩의 분류와 특징
    ②. Transistor1948년 미국 벨전화 연구소의 W.H.브래튼, J.바딘 및 W.쇼클리는 반도체 격자구조의 시편(試片)에 가는 도체선을 접촉시켜 주면 전기신호의 증폭작용 ... 게 된다. 또 npn(또는 pnp) 접합트랜지스터의, 또는 점접촉형 트랜지스터의 이미터 접합부분에 빛을 집중시키는 구조의 광 트랜지스터는 고 증폭률을 가진 pn-pn(또는 np-np ... 에는 소거(erase) 사이클을 필요로 한다.①. Flash Memory Flash Memory비휘발성 메모리이며, 단일 트랜지스터 혹은 복수 트랜지스터의 셀 구조로 되어 있
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,500원 | 등록일 2008.03.26
    다운로드 장바구니
  • 자료 표지
    연세대 전기전자 기초실험 8. 조합 회로 설계 실험 (예비보고서)
    시뮬레이션을 진행하여 FPGA Kit로 결과를 확인한다.2. 개요① 멀티플렉서와 디멀티플렉서의 구조와 동작 원리 이해② 인코더와 디코더의 원리 및 구성 방법 이해③ 멀티플렉서/디 ... 실험 예비 보고서실험 제목 : 8. 조합 회로 설계 실험학과학년학번분반실험조성명1. 목적대표적인 조합 회로인 멀티플렉서/디멀티플렉서, 인코더/디코더의 구조와 동작원리를 파악 ... 하고, verilog 시뮬레이션을 진행하여 FPGA Kit로 결과를 확인한다. 또한, 디지털 회로에서 숫자를 표시하기 위한 7-세그먼트 제어기의 동작 원리를 이해하고 verilog
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30
    다운로드 장바구니
  • 자료 표지
    캐릭터 LCD 프로젝트 제안서
    캐릭터 LCD프로젝트 제안서1. 프로젝트 목표FPGA Board의 사용법을 익히고 능숙한 사용을 위해 Quartus를 이용하여 캐릭터 LCD를 구현한다. 캐릭터 LCD의 동작 ... 어서는 동일 구조로 되었고 다만 디스플레이 하는 어드레스(Address)만을 달리한다면 여러 종류의 LCD를 유용하게 사용될 수 있으리라 생각된다.(2) 구성? 시리얼 전송 프로그램 ... 하게 한다.그림 2-1 LCD Displayer 개념도3. LCD구조(가) 스펙? 5*7 도트, 5*10 도트의 디스플레이 폰트(Font)를 설정할 수 있다.① 256비트의 C.G
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,500원 | 등록일 2008.12.29
    다운로드 장바구니
  • 자료 표지
    VHDL를 이용한 디지털 시계
    IntroductionDigital Clock의 구조를 파악하여 설계한다.- KIT동작을 위해 최소한 6개 이상의 process문을 이용하여 설계한다.- clk, rst_n의 변화에 따른 동작 ... signal sel를 사용하여 case문을 이용하여 DIGIT를 선언해 주어야 한다.- FPGA는 동시에 처리하지 못하고, 한번에 하나의 DIGIT만을 동작하기 때문에, 빠른 ... - clk를 설정해주어야 하는데, 기본적인 FPGA는 4MHz이기 때문에 1초 주기의 clk를 사용하기 위해서는 0.5초 간격으로 반전되는 s01_clk를 설정해 주어야지 디지털
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2010.05.27
    다운로드 장바구니
  • 자료 표지
    32bit ALU(연산기) 베릴로그(Verilog) 소스코드, 시뮬레이션 분석, 블록다이어그램, 고찰
    째 단계로, Verilog HDL 언어로 32비트 ALU(Arithmetic Logic Unit)을 설계한다. 이를 통해 범용 프로세서의 핵심 코어인 32비트 ALU의 구조 및 ... Tool (혹은 Altera Quartus Tool) 의 사용법 습득- FPGA 환경에서의 디지털 로직 설계 개념 이해 및 설계된 로직의 합성과 검증 과정 확인- 범용 32 비트 ... ), 배치 및 배선(Place&Routing) 과정을 수행한 후 타이밍 시뮬레이션 (Timing simulation) 을 수행하여 FPGA의 환경에서의 지연을 감안한 실제 수행 결과
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,500원 | 등록일 2009.07.22
    다운로드 장바구니
  • 자료 표지
    (합격 자기소개서) 전자업체 범용 지원 자기소개서
    양성과정에서는 디스플레이소자의 기본구조와 제조공정에서부터 동작원리와 구동회로설계방법까지 디스플레이시스템이 이루어지는 전반적인 지식을 체계적으로 교육했습니다. 이외에도 TFT-LCD ... 컨트롤러에 비디오신호를 생성해 신호를 인가하여 화면에 표시하는 회로를 VHDL 코딩을 통해 FPGA로 구현하면서 구동회로의 설계 방법 등의 다양한 분야를 교육받아 이를 제 지식
    Non-Ai HUMAN
    | 자기소개서 | 2페이지 | 3,000원 | 등록일 2013.02.06
    다운로드 장바구니
  • 자료 표지
    VHDL로 작성한 계산기의 소스 파일 입니다.
    합니다. 계층적 구조로 코드가 작성되어 있기 때문에 하나라도 빠지게 되면 동작하지 않습니다.테스트 밴치 파일의 경우 cal_test_tb.vhd 파일로 작성이 되어 있으며 4칙 연산 ... 은 님이 사용하실 타겟 fpga의 로직량이 이 코드를 담기에 부족한 것이라 여겨집니다. 다시 말씀드리지만 이 코드는 시뮬레이션을 위해 작성된 코드이기 때문에 실제 구현에는 적합하지 ... 바랍니다. signal의 비트수도 잘 확인하셔야 합니다. 계층적 구조로 이루어져 있기 때문에 그 구조 또한 잘 살피셔야합니다. 예를 들어서 controller 모듈 안에는 숫자
    Non-Ai HUMAN
    | 리포트 | 30페이지 | 15,000원 | 등록일 2008.03.30 | 수정일 2024.10.01
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 10일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
12:43 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기