"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 조도계 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,941-2,960 / 4,239건

2011년도 건국대 입학사정관제 편입학 1차합격 자소서

꼼꼼한 성격 덕에 설계기초과목인 디지털 논리회로, VHDL과목에 자신감이 생겼고 SoC 및 ASIC 설계분야의 끝없는 발전가능성을 보고 칩 설계 엔지니어로의 진로방향을 결정 ... 프로그래밍, 솔더링 능력을 더욱더 향상시키기 위해 전공수업 외 꾸준히 학습하고 실습할 계획이며 3학년 동안 응용논리회로설계와 어셈블리언어 수강으로 기초를 더욱 탄탄히 다진 후

자기소개서 | 1페이지 | 3,000원 | 등록일 2011.02.10

다운로드 장바구니
Shift Register와 Ring Cuounter

을 가진 디지털회로이다. 레지스터는 그 저장 능력 때문에 메모리 소자의 중요한 형태이다. < 그림 1 >은 D플립플롭에 1또는 0을 저장하는 개념을 타나낸다. 그림에서 나타낸 바 ... 를 일시적으로 모아 두는 일종의 기억소자이다. Shift Register는 플립플롭으로 구성되며, 디지털 시스템에서 데이터를 저장하고 전송하는 것과 관련된 응용에서 중요하다. 레지스터 ... 이용되는 시프트 레지스터 카운터는 링 시프트 카운터이다. 시프트 레지스터를 이용하여 구성한 링 시프트 카운터는 임의의 시간에 시프트레지스터 중에서 한 개의 플립플롭만 논리 1

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
2009 개정 교육과정 요약

·전기 일반·원동기·공작 기계 Ⅰ·전자 기계 이론·로봇 기초·재료 가공·전기 회로·전기·전자 측정·전자 회로·통신 시스템·디지털 논리 회로·토목 일반·지적 실무·건축 시공 Ⅰ·조형 ... )랍어Ⅱ한문Ⅰ, 한문Ⅱ생활과 철학, 생활과 논리, 생활과 심리, 생활과 교육, 생활과 종교, 생활 경제, 안전과 건강, 진로와 직업, 보건, 환경과 녹색성장① 각 과목의 기본 단위

리포트 | 10페이지 | 3,000원 | 등록일 2012.07.02

다운로드 장바구니
4bit adder, 7segment decoder 디지털회로실험보고서

decoder를 이용한 4bit와 4bit 두 수의합을 7Segment에 표현 하는 실험이였다.디지털논리 첫 번째 실험에서 하나하나 연결했던 전선이나 점프선을 간단한프로그램 몇 줄 ... !뜨면 Close을 바로 눌러 준다.Close을 늦게 누르게 되면 PLD나 라이터에 안 좋은 영향을 미친다고 한다.Close을 누른후 PLD를 빼내면 된다.Orcad 회로도전체 ... Oracd 회로도7Segment Orcad 회로도브레드보드(breadboard)사진0001+1111 = 1/0000(Carry=1/"숫자 0") 0000+0000=0000 ("0

리포트 | 14페이지 | 1,000원 | 등록일 2012.12.01

다운로드 장바구니
[논리회로실험]실험5예비보고서 래치와 플립플롭

NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오< Q 출력 논리값 >< Q’ 출력 논리값>SRQ(t)00Q(t-1 ... ) : Latch010 : RESET101 : SET111NAND gate로 된 flip-flop회로에서는, 두 입력이 모두 1일 때 flip-flop 상태는 전 상태를 그대로 기억하여 그 ... 에는 슬레이브를 동작시킨다.이 플립플롭에는 입력과 출력이 분리되어있어 레이스 문제가 최소화 되며 클릭펄스가 가해지고 있는 동안 입력이 변한다면 플립플롭 회로가 원치 않는 결과를 낼 수

리포트 | 4페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
기초전자회로실험 예비레포트 가산기 adder

의 세 가지 종류의 논리회로만으로 구성할 수 있다.입력 A, 입력 B, 출력 (S), 자리올림수 출력(C)의 관계를 보여주는 진리표는 다음과 같다.전가산기 (full adder)이진수 ... 에 대하여 학습? 반가산기와 전가산기의 구조 및 동작에 대하여 학습2. 실험 준비물? 전원공급기 - ED-330? 디지털 멀티미터 - DM411B? 오실로스코프? 배선용 wire ... ? 브레드보드? IC : 7400, 7402, 7404, 7483, 74863. 관련이론배타적 논리합 (exclusive or)수리 논리학에서 주어진 2개의 명제 가운데 1개만 참일

리포트 | 7페이지 | 1,000원 | 등록일 2009.09.18

다운로드 장바구니
논리회로

나간다. 여기서 마지막 연결 된 단의 RBO는 아무 연결이 없게 됩니다.핀배치도 논리기호데이터시트(동작조건)74LS47 과 7-segment 연결 회로2. 실험목적가산기의 기본 동작 ... 1. 이 론-반가산기반가산기란 두 개의 2진수 한자리를 입력하여 합(sum)과 캐리(carry)를 구하는 덧셈 회로이다. 캐리는 입력 값이 모두 1인 경우에만 1이 되고, 합 ... 은 입력 두 개중 하나만 1이면 결과는 1이 된다.진리표 논리기호 & 논리식-전가산기전가산기(full adder)란 2개의 비트 A, B 와 밑자리로부터의 자리올림 C(in)을 더해

리포트 | 5페이지 | 1,000원 | 등록일 2010.10.09 | 수정일 2017.04.26

다운로드 장바구니
신호모델 및 해석 예비 보고서

낮은 범위에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호 ... 도 제공되므로 디지털회로 분석에도 용이하다.보통 3가지 계측기의 기능(함수발생기, 스위프 발생기, 펄스발생기)을 일체화한 것으로 아날로그 및 디지털 전자공학 분야, 대량생산공정 ... 을 나타내는데 유용하다. 예를 들어 어떤 회로에서 t=0인 전원 스위치가 닫힐 경우 t>0에 대해서는 단일 계단 함수를 이용해서 short된 회로를 나타낼 수 있다.(2) 단위 경사 함수

리포트 | 8페이지 | 1,500원 | 등록일 2010.01.06

다운로드 장바구니
4bit Timing Signal Generator

었다. Load와 Counter 를 제어할수 있게 하는 회로를 Logic Converter를 이용하여 설계하였다.4. 참고문헌1. 가장 쉬운 Digital 전자회로 Circuit 실험2 ... . Widmer, Gregory L.Moss5. 디지털 논리와 컴퓨터 설계 M.Morris Mano, Charles R.Kime, 2008 ... Digital Logic CircuitReport : 4bit Timing Signal Generator박선우 교수님제출일자 : 2009. 11. 17(水)2005890010

리포트 | 7페이지 | 1,000원 | 등록일 2009.12.03

다운로드 장바구니
DAQ 기계공학실험

제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.5) Frequency주파수(Frequency)란 진동전류 ... 와 실험을 위한 DAQ 시스템을 이해한다.DAQ의 아날로그/디지털 입출력, 카운터 등에 관한 이론과 사용법과 Functiongenerator와 Oscilloscope에 대하여 소개 ... 하여 제어/디지털 변환기능을 하나의 보드에 설치하여 DAQ보드를 구성하며, LabVIEW 프로그램은 자료 수집 및 분석용 소프트웨어이다.< 그림 SEQ 그림 \* ARABIC 2

리포트 | 7페이지 | 1,000원 | 등록일 2009.10.08

다운로드 장바구니
NAND, NOR, XOR 게이트 디지털회로실험 예비보고서

디지털회로실험 결과보고서-Lesson 3 예비NAND, NOR, XOR 게이트1. NAND 게이트 동작 확인NAND gate시뮬레이션 결과결과 예측입력출력ABCDEFG ... 00000011011001111000XOR 게이트의 등가회로이기 때문에 위 논리도의 결과는 예비실험 3의 XOR게이트의 결과값과 동일한 값이 나와야 한다. 시뮬레이션 결과 동일한 결과를 얻을 수 있 ... 고 실험에 임하기 때문에 결과를 미리 쉽게 예측할 수 있었고 논리도를 설계하는 것도 어렵지 않았던 실험이다.4.XOR 등가 회로XOR 등가회로결과 예측입력출력ABCDE

리포트 | 6페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
VHDL을 이용한 Simple up counter설계

◎Simple up counter1) 소스코드① simple_up_counterlibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;enti..

리포트 | 4페이지 | 1,000원 | 등록일 2010.06.18

다운로드 장바구니
전자의 기초

었습니다. 이런 디지털회로의 논리연산·기억 등의 기능에서도 처리 중간에 신호 레벨을 회복하기 위한 증폭작용이 꼭 필요하며, 바이폴러 트랜지스터나 MOS 트랜지스터가 중심적인 구성요소 ... 가 됩니다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이합니다. ... 나 기타의 회로부품을 사방 수㎜의 실리콘 소편(小片)으로 형성한 집적회로가 주류를 이루고 있습니다.진공관 증폭기진공관 회로에서 플레이트전류가 10㎃로 흐를 때 저항에서 100V

리포트 | 5페이지 | 1,000원 | 등록일 2009.01.06

다운로드 장바구니
임베디드 시스템 실험 3주차 ARM Assembly Study(2), ADS

EOR(Exclusive OR)은 비교대상이 서로 다른 값일 경우에 1의 값이 나오는 연산으로 Digital 회로에서 가산기의 역할을 한다. 그래서 처음에 CPSR의 값에 C Flag ... 10101010(r5)과 0x00001111(r2)의 논리적 AND계산에 의해 r0에 0x00001010이 저장되는 것을 확인하였다. Operand2로서 register가 올 수 있 ... 에 0이 로테이드 된다.RRX(Rotate Right with eXtend)의 쉬프트동작BIC(BIt Clear)는 Op1과 Op2를 논리적으로 비교연산하여 Op1에서 Op2의 1

리포트 | 27페이지 | 4,000원 | 등록일 2013.10.28

다운로드 장바구니
[전기전자]카운터실험 예비&결과보고서

.3) AND 게이트를 이용하여 4비트 존슨 카운터의 디코딩 회로를 구성한다.4) 동기식 카운터 동작을 이해하고, 십진 카운터를 제작한다.Ⅱ. 기본이론1) 존슨 카운터 직렬 쉬프

리포트 | 4페이지 | 1,000원 | 등록일 2007.08.08

다운로드 장바구니
전가산기(회로, VHDL)

다. 즉, 회로도가 올바르게 작성되었다. 이제 위에서 그린 회로도를 이용하여 VHDL로 나타내면 된다.▶VHDL 설계디지털 논리 회로를 VHDL호 설계할때에는 크게 엔티티선언 ... 디지털논리 조별레포트디지털 논리- 전가산기 VHDL로 구현 -과목명 : 디지털논리교수님 : 김명규 교수님학 과 : 컴퓨터정보공학과조 원 : 2001122 박재영2006122148 ... 송정호2007122 전명우제출일 : 2008.04.14.디지털논리- 조별 레포트 -/Problem. 전가산기(Full adder)를 VHDL로 구현.■ 문제 개요전가산기(Full

리포트 | 7페이지 | 1,500원 | 등록일 2008.06.06

다운로드 장바구니
연습문제P47

정열에 대한 부담을 안게 된다.2) Virtual circuit : 회선 교환 방식과 마찬가지로 논리적인 가상회선을 설정한 후, 전송하기를 원하는 패킷들을 전송하기 시작한다. 이 ... 패킷들은 이미 설정된 논리적인 회선을 통해서 전송되며, 모든 패킷의 전송이 끝난 후에는 가상회선을 해제시켜야 한다.3) Simplex : 단 한 방향으로만 신호 전송이 간단한 형태 ... 에서 사용되는 표준 디지털 부호화 방식으로, 각 비트 시간을 반으로 나누었을때 중간에서 항상 전압의 변화가 발행한다. 이 부호화는 복잡도가 증가하고 일반적으로 신호가 더 높은 주파

시험자료 | 8페이지 | 1,500원 | 등록일 2013.08.10

다운로드 장바구니
동국제강직무분석-생산관리

폰 개발 등 선기술 장점내부적인 약점삼성에 비해 브랜드 이미지 약함 LG카드와 압력밥솥 사건으로 인해 전반적인 기업이미지 하락외부적인 기회-디지털 컨버젼스 시대 근접으로 인한 소비 ... 화 심화4. 사업현황지원회사동국제강지원분야/부서생산관리구분조사내용지원분야/부서의 조직역할과 미션-LG전자 내 타 사업본부가 보유한 어플라이언스, 디지털 멀티미디어 기술을 공유 -디지털 ... 을 배치시 주요 담당업무는 ?LG전자 내 타 사업본부가 보유한 어플라이언스, 디지털 멀티미디어 기술을 공유 모바일 사업 분야 연구5.지원분야지원회사동국제강지원분야/부서생산관리구분

리포트 | 13페이지 | 2,000원 | 등록일 2012.10.26

다운로드 장바구니
[전기전자]래치(Latch)실험 예비&결과보고서

Ⅰ. 실험목적1) S-R 래치의 동작을 이해한다.2) 준위 구동형(level triggered) S-R 래치의 동작을 이해한다. Ⅱ. 기본이론1) S-R Latch 래치는 출력으로 1과 0의 두가지 값을 갖는다. Q와 ~Q가 항상 결과값으로 나와야 하기 때문에 하나가..

리포트 | 3페이지 | 1,000원 | 등록일 2007.08.08

다운로드 장바구니
반가산기, 전가산기, 반감산기, 전감산기 디지털회로실험 예비보고서

디지털회로실험 결과보고서-Lesson 4 예비반가산기, 전가산기, 반감산기, 전감산기1. 반가산기 동작 확인반가산기 회로도시뮬레이션 결과입력 신호출력 신호ABSC ... *************101결과 진리표반가산기는 출력결과가 2개의 입력 신호의 합과 상위비트인 캐리로 나타나는 회로이다. 입력 A, B의 캐리가 발생했다는 것은 A,B모두 1이 입력되었을때를 말 ... 고 상위비트가 1이 존재하는 형식으로 출력결과가 나타난다. 이를 통해 반가산기의 특성을 위 회로를 통해 알 수 있었고 캐리는 AND게이트를 이용, 합은 XOR게이트를 이용해 표현

리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니

이전10개 143 144 145 146 147148149 150 151 152 다음10개

파워링크

신청하기